積層CSP設計のコツ（2/3 ページ）

積層CSPでは、製造時にさまざまな問題が起こりうる。それらを事前に回避し、製品性能の向上や、コストの低減を実現するにはどのようにパッケージ設計をすればよいのか。本稿ではその留意点を示す。

[Mark Gerber（米Texas Instruments社）/Moody Dreiza（米Amkor Technology社），EDN]

ワイヤリングに関する留意点

　複数のチップ同士の位置関係は、多くの点において非常に重要である。例えば、1つのチップを他方の近くに移動するだけでチップ間のボンディングを強化したり、チップの位置を少しずらすだけでワイヤーの傾きをかなり緩くしたりすることができる（図2）。ワイヤーのボンディング処理を行うキャピラリは通常、ワイヤーに所望のループを生成するために、2度目のボンドと反対方向に動く。積層CSPではチップ間をボンディングすることがよくあるため、キャピラリの動きがすでにボンディングされたワイヤーに干渉する可能性がある。ワイヤリングの順序を工夫することにより、このような干渉を避けることができる。

図2　チップの位置をずらすことで、問題が解消できる例　チップの相対的な位置をずらすことで、ワイヤーの傾きを緩くし、短絡（a）を回避することができる（b）。

　3つのチップの積層ワイヤリングにはいくつかの方法がある。図3（a）および図3（b）の方法ではキャピラリ干渉を起こしてしまう。ワイヤリングの順序により、このような干渉は回避することができる （図3（c）および図3（d））。また、ワイヤリング関連の設計は、チップのサイズに影響するため、LSI開発の初期の段階において、これらの要素を考慮する必要がある。無線通信アプリケーションでは通常、薄型の積層CSP仕様が求められる。パッケージ設計時にチップの積層方法を十分に検討することが重要である。ワイヤーのループ高が低ければ、ワイヤーとモールド上面の間が十分に広く、モールドフローが良くなる。チップの上のモールド樹脂の厚さが十分にあれば、モールディング時の不完全な充填、モールドの隙間、過度のワイヤー流れによる歩留りロスを防ぐことができる。

図3　3層のチップ積層　ワイヤリングの順序には、キャピラリによる干渉が生じる場合（aとb）と、生じない場合（cとd）がある。

　ワイヤー長が電気的性能に及ぼす影響は大きい。ワイヤーが長くなると、基板配線が長い場合に比べて、抵抗値の増加が著しい。また、より半径の小さいワイヤーを使用すると、抵抗値は高くなる。特に大きいチップの上に小さいチップが重なるピラミッド型の積層CSPでは、ワイヤーが長くなるため、注意が必要である。角を面取りしたフィンガーを使い、その配置を最適化することで、ワイヤー長を短くし、ワイヤーの抵抗を下げることができる。

　また、パッケージに対するチップの向きを考慮することもワイヤー長の問題の緩和につながる。このとき、向きを変更することで他の問題が生じないよう注意する必要がある。また、高性能を得るためには、クリティカルネットの制約を考慮する必要がある。まずは、クリティカルネットのピンアウト、フィンガー配置、ルーティングを最適化しなければならない。パッケージの電気的性能を最適化するためには、協調設計が必須である。