変化するDFM市場（1/5 ページ）

DFMツール市場に新規参入する企業が毎月のように登場する。こうした中で、65nmプロセスに必要なツールを特定するのは難しいことかもしれない。しかし、最大手のファウンドリ3社が選んだツール群を参考にすることはできる。

[Michael Santarini，EDN]

　DFMが意味するのは“design for manufacturing”か、それとも“design for marketing”なのか。数年前に誰かがこの言葉を使い出してから、EDA業界関係者の多くはずっとこの疑問を抱いている。130nmプロセスノードになると、リソグラフィ装置ではもはや一部の半導体回路を正確に描画できなくなった。このために、米Numerical Technologies社や米OPC Technologies社といったEDAベンダーからOPC（光近接補正）装置が提供されるようになった。その後、設計ルールが90nmから65nmへと縮小するのに伴って、リソグラフィ、マスク作製、チップ製造におけるEDAベンダーへの依存度が高まり、チップの製造精度を向上させる設計ツールの開発に期待が寄せられるようになった。ファウンドリでは、その特徴の1つである歩留りの向上にさえもEDAツールを使うようになってきた。

　このような背景から、過去4年間の年間売上高が40億米ドルにとどまっているEDA業界は、DFMツールを新たな成長の機会ととらえつつある。このことは、ファウンドリ最大手の台湾TSMC（Taiwan Semiconductor Manufacturing Company）社、台湾UMC（United Microelectronics）社、CIS（Chartered/IBM/Samsung）アライアンスが65nmプロセスの採用を表明したことからも見て取れる。これらファウンドリは数々のDFM技術をリファレンスフローに取り入れている。そうすることで、組み立て品の品質と歩留りを向上させねばならないというある種の緊迫感を設計者に与えている。

　DFMツールを提供しようとしているEDAベンダーは多い。実際、新しい技術であることを強調してDFM市場に参入してくる新興企業が少なくとも毎月1社はあるようだ。一方でいくつかの既存企業は、従来の技術にほとんど手を加えずマーケティング手法を大幅に変えることでDFMベンダーとして再生するという離れ業を見せている。そして、米国のCadence Design Systems社、Synopsys社、Mentor Graphics社、Magma Design Automation社をはじめとする大手EDAベンダーは、自社設計フローにDFM技術を積極的に取り入れ、既存ツールの一部をDFMツールとして再分類することさえ行っている。そうしたツールの大半は、もともと物理設計（マスク設計）、物理検証、DFT（design for testing）、TCAD（technology computer aided design）のためのツールとして提供されていたものだ。

　調査会社の米Gartner Dataquest社は2006年6月に、エンジニア向けのDFMツールを提供している主要16社を発表した。米国のAnchor Semiconductor社、Aprio Technologies社、Blaze DFM社、Brion Technologies社、Cadence社、ChipMD社、Clear Shape Technologies社、Ponte Solutions社、Magma社、Mentor社、Nanno Solutions社、Nannor Technologies社、Synopsys社、英Predictions Software社、ドイツSigma-C社、フランスXyalis社である。この中には統計的スタティックタイミング解析（SSTA：statistical static timing analysis）ツールのベンダーが含まれていないが、本当は含めるべきである（別掲記事「SSTAの真価」を参照）。EDA市場におけるDFMセグメントは、今では複数のサブカテゴリができるほどに大きく成長している。

　65nmの設計を行うにはどのツールを購入すればよいのか。答えを簡単にいうと、必要となるのは1つのツールだけではない。また、相当な費用がかかることを覚悟しておかなくてはならない。

　IDM（integrated device manufacturers：垂直統合型半導体メーカー）のほとんどは、提携しているDFM企業名や独自に開発している技術内容を公表していないため、どのようなツールが必要なのかを判断する材料は少ない。しかし、DFMに関してはその価値を見分ける方法が1つある。それは、65nmでのチップ製造で最大のパフォーマンスを達成するためのツールとして、ファウンドリがどのツールを推奨しているのかを調べることだ。この記事が掲載されるまでには、大手ファウンドリ4社のうちの3社（シェア1位のTSMC社、2位のUMC社、そして4位のCISアライアンス）が、それぞれの65nmリファレンスフローを発表しているだろう。3位の中国SMIC（Semiconductor Manufacturing International Corporation）社は現在90nmプロセスの製造に着手しているが、そう遠くないうちに65nm技術を採用することは間違いない。

　Gartner社の調査によれば、TSMC社、UMC社、Chartered社、IBM社、Samsung社のファウンドリ事業の2005年度売上高を合計すると135億米ドルに達する。また、ファウンドリ全体の市場規模は184億米ドルであった。この傾向が今後も続くとすれば、65nmプロセスを使ったICの大半をこの5社が製造することになる。これら5社は、ICチップを65nmで製造するためにはDFMツールが必要だとはいってない。90nmのツールフローを使えるかもしれないとさえいう。しかしどのファウンドリも、65nmプロセスの製造時期を早めたいならば「推奨されているDFMツールを購入すべきだ」と口をそろえる。

SSTAの真価

　SSTAは期待されている技術ではあるが、ツールフローにおけるその役割と重要性が認識されるまでにはまだ時間がかかりそうだ。初期のSSTAツールは、回路の正確なタイミングを把握する目的で使われるだろう。ユーザーはこのツールを使うことで、ファウンドリが配線負荷モデルの形で提供するワーストケースのタイミングモデルに頼らずに済む。SSTAは従来の静的タイミングツールを補完する役目を果たし、おそらく将来は静的タイミングツールの代わりにサインオフツールとして使われるようになるだろう。

　SSTAツールの開発者は、設計サイクルの初期段階でタイミング、電力効率、歩留りのトレードオフを考慮した設計ができるようになることを望んでいる。例えば性能を上げようとすれば、電力効率と歩留りが低下する可能性がある。しかし、タイミングに留意すれば、歩留りを上げて消費電力を抑えられるかもしれない。SSTAツールは、米Altos Design Automation社、Extreme DA社、IBM社、Magma社、Synopsys社などから提供されている。