PCI Expressの可能性を探る：基幹系ネットワーク機器の低コスト化と設計期間短縮に向けて（3/4 ページ）

PCI Expressは拡張性に富み、かつ低コストであることから、基幹系ネットワーク機器の設計において魅力的な選択肢となる。次世代の基幹系ネットワークでは、高コストな独自構造のバスに代わってPCI Expressが選択されるようになるかもしれない。

[Richard A Quinnell，EDN]

冗長性を持たせるには

　上記のようなPCIeの限界を認識し、PCIe規格を管理するPCI-SIG（PCI Special Interest Group）はその改善に向けて積極的に活動している。具体的には、IOV（I/O virtualization）という仮想化手法を提案している。これは複数のプロセッサやプロセッサ構成が周辺機器などシステムのエンドポイントを共有することを可能とする。

　この仮想化には2つのレベルが存在する。第1のレベルはシングルルート仮想化で、エンドポイントがそれぞれ独立して、割り込みやダイレクトメモリーアクセスなどの形で、自分が所有するリソースを各プロセッサに提供する。第2のレベルの仮想化は、エンドポイントやスイッチに、複数のプロセッサ構成が共通のエンドポイントリソースを共有できるようなメカニズムを持たせる。

　しかしながら、IOVの仕様はPCI-SIGにおいてまだ仕様策定の段階にある。従って現行のPCIe仕様に冗長性を持たせようとする場合には、次の2つのうちいずれかの方法をとることになる。1つは、マルチプレクサを利用して、PCIeのスイッチに、プライマリとバックアップのシステムエレメントをデュアルスター型構成で接続する方法である（図3）。もう1つは米IDT社、米Intel社、米PLX Technology社などから提供されている非透過型スイッチを利用する方法だ。

図3　PCIeによるデュアルスター構成　PCIeの現バージョンではマスタープロセッサを1つしか設定できない。高い信頼性を実現するには、冗長プロセッサを隔離するためにマルチプレクサを利用する必要がある（提供：IDT社）。

　非透過型スイッチは、一方のプロセッサ構成から送られてきたパケットを取り込み、もう一方のプロセッサ構成に合うようにヘッダーのアドレッシング部分を変換する。PCIeの制御ポイントプロセッサは、起動時に構成内のリソースの初期化および確認を行い、それらがメモリーアクセスを介して通信可能であることを確かめる。2台の制御ポイントプロセッサが同一のバスを共有している場合は、それらが生成するアドレスマップは競合する恐れがある。そのため、スイッチはアドレス変換機能を提供することにより、各制御ポイントプロセッサからほかの存在が見えないようにし、各制御ポイントトプロセッサがそれぞれ自分で生成したアドレスマッピングを用いてリソースにアクセスできるようにする。非透過型ブリッジの主な欠点は、それを実現するための標準規格が存在しないことである。そのため、各ベンダーの製品がソフトウエアに与える影響はそれぞれに異なる。