オペアンプの新・SPICEマクロモデル：データシートの値に基づくシミュレーションが可能に（2/3 ページ）

本稿では、SPICEシミュレーションで用いるオペアンプのマクロモデルを紹介する。これを利用すれば、製品のデータシートに記載されたパラメータの値を用いて、新たに使用するオペアンプでもモデルを容易に作成できる。

[Ray Kendall（米Intuitive Research and Technology社），EDN]

マクロモデルの詳細

　マクロモデルの動作特性は、上述した各数学関数ブロックのパラメータによって決まる。表1に示したのが、本マクロモデルで使用しているモデルパラメータの一覧である。以下、主なパラメータの概要を説明する。

表1　マクロモデルのパラメータ

　パラメータA_Vは、オープンループにおける入出力間の差動DC電圧ゲインを表す。パラメータF_Uは、ユニティゲイン周波数であり、これにより入力段のトランスコンダクタンスが設定され、小信号時のAC特性を表現する。図3に示したのは、A_Vを10万、F_Uを1MHzとした場合の本マクロモデルの周波数特性である。

図3　オープンループの周波数特性　A_Vは10万、F_Uは1MHz。

　パラメータSR（slew rate：スルーレート）は、位相補償容量C_Cの最大充電速度を制限する制限関数を使用して最大スルーレートをモデル化するのに用いる。図4は、マクロモデルを用いて構成したボルテージフォロワ回路で、最大スルーレートが1MV/sの場合のパルス応答を表す。

図4　ボルテージフォロワにおけるパルス応答　SRは1MV/s。

　パラメータCMRR（common mode rejection ratio：同相信号除去比）は、DCにおけるコモンモードゲインと差動ゲインの相対比の設定に用いる。

　パラメータV_RP（正のレール電圧）とV_RN（負のレール電圧）は出力電圧振幅を決める。図5は、A_Vを10万、V_RPとV_RNをそれぞれ1V、電源電圧を±15Vとした場合の差動入力に対するDC応答である。

図5　差動入力におけるDC応答　A_Vは10万、V_RPとV_RNは各1V、電源は±15V。

　オペアンプの安定性を評価するには、位相余裕（phase margin）を使用するのがよい。位相余裕はユニティゲイン周波数における発振のしやすさの程度を表す。本マクロモデルでは、パラメータPMが位相余裕に対応する。位相余裕は高次極の周波数に依存し、マクロモデルでは、GP₁、GP₂、EP₁、RP₁、RP₂、CP₁、CP₂を使用して高周波域に2つの高次極を配置している。容量パラメータであるCP₁とCP₂は、この極の周波数とパラメータPMを関連付ける。図6は、ユニティゲイン周波数（F_U）を1MHz、周波数F_Uでの位相余裕（PM）を30°とした場合のマクロモデルの位相応答である。マクロモデルのパラメータPMを調整すれば、パルス応答のオーバーシュート特性を実際のオペアンプ特性に近づけることができる。

図6　位相応答　F_Uは1MHz、PMは30°。つまり、F_Uに相当する周波数1MHzでの位相角は150°。

　ほとんどのオペアンプの無負荷電流（quiescent current：無信号、無負荷時の消費電流）は、電源電圧にはあまり依存しない。マクロモデルの無負荷電流はXIQ（サブサーキットILOADBに対応）によって規定される。サブサーキットILOADBは、SPICEのJFETモデルを使用したもので、電圧が印加された場合にのみ動作する定電流負荷を表現する。無負荷電流値は、パラメータIQによって決まる。電圧源ABM2は正負の供給電源電圧の中心点に基準電圧V_Rを与える。マクロモデルでは入力信号の基準レベルとしてグラウンドレベルではなくこのV_Rを使う。ノードV_Rの電圧レベルは、そのノードに流れ込む、あるいは流れ出る電流によって変化することはない。

　マクロモデルで使用する関数の中には出力電流に依存するものがある。電流制御電圧源H_Oはマクロモデルの出力電流値を規定し、H_Oに接続されるEI＋とEI−がIOP、IONを決定する。IOPはマクロモデルの正電流（ソース）に対応し、IONは負電流（シンク）に対応する。GI＋とGI−は出力電流が正負電源のそれぞれから供給されることをモデル化するもので、各電源からの負荷電流をIOP、IONによって決める。図7は、IQを0.5mAとした場合について、マクロモデルの出力電流と電源電流をプロットしたものである。

図7　出力電流と電源電流　（a）は出力電流、（b）は正の電源電流、（c）は負の電源電流を表す。無負荷電流（IQ）は0.5mA。

　オペアンプの出力段では出力電流が決まるが、その電流値の決まり方は正（ソース）と負（シンク）の出力電流では異なることが多い。このような出力電流をモデル化するために、EIL＋とEIL−が正負の出力電流をパラメータILP、ILNの決める値に制限するようにしている。EIL＋とEIL−は、出力電流がILPまたはILNを超過しない限りは出力電圧の値に影響しない。出力電流の超過が生じた場合には、電流の極性に応じてEIL＋またはEIL−が出力電圧を減少させ、出力電流をILPまたはILNが決める値に制限する。

　抵抗パラメータのR_Oはマクロモデルの出力抵抗を表す。電圧源パラメータのV_OSは入力オフセット電圧を表す。R₁、R₂、C₁、C₂はパラメータR_INとC_INとともに入力抵抗と入力容量を規定する。図1に示した簡略化した入力抵抗モデルは、高インピーダンス入力、特にFET入力のオペアンプのモデル化には適しているが、npn/pnpトランジスタ入力の入力電流に対しては適切なモデルではない。

　この問題の解決策が図2に示す入力段のモデルである。図2（a）に示したOPAMPMODNの入力段モデルでは、npnトランジスタのベース‐エミッタ接合をダイオードD₁とD₂によりモデル化している。XIBはサブサーキットILOADBを使用しており、パラメータIBはnpnトランジスタ入力のオペアンプの入力バイアス電流に対応している。実際のオペアンプでは、入力が正常動作範囲内にあって、入力トランジスタが両方とも逆バイアス状態になると、入力バイアス電流がゼロになり、オペアンプがオフになる。マクロモデルでは、この特性を入力段のABM3I2によってモデル化している。ABM3I2はHIBを経由して入力バイアス電流を検出する。そして入力バイアス電流がゼロになった場合に、ABM3I2のリミット関数が作用して出力電流をゼロにする。図2（b）に示すマクロモデルの入力段はサブサーキットOPAMPMODPで定義されており、pnpトランジスタ入力の入力段をモデル化する。