FPGA設計のチェックポイントを知る：ASICからの移行で失敗しないために（1/5 ページ）

今日では製品設計にFPGAを使いたいと考える設計者が増えている。ASICやSoCを設計/製造するときの複雑な処理、マスク代、ツールにかかる費用がますます高額になってきたためだ。しかし、ASICからFPGAへと移行するには、その長所や短所も含めて、考察すべきいくつかの要素がある。本稿では、FPGAをうまく使いこなすために、設計者が事前に知っておくべきいくつかのチェックポイントをまとめる。

[Michael Santarini，EDN]

　FPGAベンダーは、この10年間でFPGAの欠点を克服してきた。その結果、ASIC市場の中でかなりのシェアを獲得して発展を遂げた。1990年代終わりには、FPGAの回路規模は中規模のASICに匹敵するまでになった。2001年ごろにはFPGAの性能は中規模ASICと同程度にまで向上した。FPGAの消費電力は、まだ同程度の集積度と性能を持つASICよりもかなり多いが、2006年には、FPGAの消費電力量を抑えるための大きな進歩があった^＊1)。

　このような特性上の進歩に加えて、FPGAの価格も低下した。米Actel社、米Altera社、米Lattice Semiconductor社、米Quicklogic社、米Xilinx社などのFPGAベンダーは、マクロセル当たりの価格が数米セントというCPLD（complex programmable logic device）から、セキュリティ面に優れる不揮発性のFPGA、1個当たり数千米ドルもする高性能でLUT（look up table）数の多いSRAMベースの大規模なFPGAまで、広範囲にわたるチップを提供している。

　FPGAが登場した当初には、最も高価で最上位のFPGAは、主にASIC用に開発した設計データの機能検証を行うためのプロトタイプ作成や、システム設計の概念検証を行うために使用されていた。大規模なASICの場合、設計データを分割し、それらをプロトタイプ用ボードに実装した複数のFPGAへと書き込む^＊2)。今日でもこの手法は用いられるが、FPGAがあらゆる面で改善されたため、高価な最上位のFPGAまでもがASICの設計データの検証用途だけでなく、そのまま製品に実装されることも多くなった。

　FPGAベンダーのマーケティングを担当する幹部の多くは、FPGAの長所をたたえ、「最終製品にも、ASICに取って替わってFPGAが使われるようになる」と主張するだろう。実際、半導体ユーザーである機器設計者らも、「FPGAは非常に製造に適しており、もはや単なるASICのための検証ツールだと見るべきではない」と語る。

　米HP社のノンストップコンピュータ部門においてASIC/FPGA設計のテクニカルリードを務めるSanjay Singh氏は、これまでに10種のFPGAと25〜30種のASICを設計した経歴を持つ。同氏が最初にASICを設計したのは、1996年に米Compaq社（後にHP社が買収）に買収された米Tandem Computers社にいたときである。「最初に設計したASICは東芝のノンストップコンピュータ向けで、テクノロジノードは0.5μmであった」とSingh氏は述べた。現在では同氏の設計グループは110nm〜90nmテクノロジノードを使ってASICを設計している。必要な場合は、サーバー用途向けにAltera社の「Stratix」やXilinx社の「Virtex」といったSRAMベースの最上位のFPGAを使用するという。

　Singh氏らのグループが開発するシステムは、米Intel社のサーバー向けプロセッサ「Itanium」をベースとしており、これに使うFPGAは、メモリーやI/O、プロセッサと通信する必要がある。「われわれのシステムはハードウエアに付加価値を持たせる必要があるため、通信、移植性、データ保全、二重化を実現しなければならない。われわれが設計したFPGAが搭載されたプロセッサボードを使うシステムの価格は100万米ドルに達する」と同氏は述べる。

　Ranjit Rozario氏は、通信新興企業である米SONOA Systems社のシニア設計エンジニアである。同氏は、従業員100人のうち、ほとんどがソフトウエアエンジニアという中で、数少ないハードウエア設計者の1人として業務に携わっている。長い間ASIC設計者であったRozario氏は、最近初めてFPGAの設計を手掛けたが、最終的に「Virtex-5 LX 220」を選択した。

　Singh氏もRozario氏も、さまざまな理由により「FPGAを選択する機会が増えた」というが、FPGAによる設計には長所も欠点もあると指摘する。FPGAへと移行する場合に、ASIC設計者は、設計の規模、性能、消費電力、プリント配線板の要件、設計および検証要件、FPGA設計ツールの制約などの要素を考慮する必要がある。また、SRAMベースのFPGAでは、スタンダードセルを用いるときよりも、SRAM構成でよく見受けられるソフトエラーなどの新たな問題に直面する。

脚注

※1…Santarini, Michael, "FPGAs balance lower power, smaller nodes drip by drip," EDN, June 8, 2006, p.58

※2…『SoC検証時間を短縮する各種ハードウエアの選択』（Michael Santarini、EDN Japan 2006年3月号、p.76）