USB 3.0に潜む“わな”：簡素な仕様、複雑な実装（1/3 ページ）
使い勝手の良さから広く普及したUSB。その最新規格は、5ギガビット/秒の高速データ通信に対応したUSB 3.0へと進化した。このような魅力的な性能を備えるUSB 3.0の未来は非常に明るいものであるように思える。だが、実際にはこの高速性のメリットを享受するには、多くの課題を解決しなければならない。
USB 3.0のインパクト
USB（Universal Serial Bus） 3.0は、高い通信速度（SuperSpeed）に対応した素晴らしい規格である。その仕様を簡単に説明すると、広く利用されているUSB 2.0をベースとし、そのPHY（物理層）を一般的で信頼性の高い規格であるPCIe（Peripheral Component Interconnect Express） Generation 2（以下、PCIe 2.0）に置き換えたものだと言える。USB 3.0のコネクタに安価なケーブルを接続してPCIe 2.0 PHYからの2組の高速差動シリアル信号を伝送すれば、5ギガビット/秒（Gbps）もの高速な通信速度と堅牢かつ柔軟で安価なインターフェースが実現できる。
このUSB 3.0によって、携帯型端末やパソコンの新しい利用方法が生み出されるであろう。アプリケーションレベルで400メガバイト/秒にも達するスループットと最大10フィート（約3m）のケーブルによって、今後はありとあらゆるものを簡単にホストに接続できるようになる。例えば、エンドユーザーはパソコンやネットブックに大容量フラッシュドライブを接続してその内容を高速にダンプしたり、HD（High Definition：高品位）ビデオデータを機器間で容易に転送したりすることが可能になる。また、図1のようなアダプタを用いて、外部記憶装置のネットワークを構築することもできるようになるだろう。
このように、USB 3.0は良いこと尽くめの結果をもたらす存在のようにも思える。しかし、高い通信速度と柔軟性を実現するには、チップやプリント配線板（以下、基板）、システムなど、各階層における設計上の非常に困難な課題を解決しなければならない。
PCIe 2.0との大きな違い
ファブレス半導体サプライヤである米SMSC（Standard Microsystems Corporation）社でエンジニアリング担当バイスプレジデントを務めるMike Pennell氏は、「PCIe 2.0のPHYをUSBコントローラで使用するという概念は魅力的だ。ただし、USB 3.0のPHYとPCIe 2.0のPHYとでは、データを送信する環境がまったく異なることには注意する必要がある。実はこの点に、USB 3.0がPCIe 2.0よりもかなり難しい問題を抱えている原因がある」と指摘する。
米Synopsys社の製品マーケティング担当ディレクタを務めるNavraj Nandra氏は、さらに詳しく説明してくれた。同氏は、「PCIe 2.0とUSB 3.0とで類似している点は速度だけだ。どちらも5Gbpsの転送速度をサポートするが、PCIe 2.0は慎重に設計された基板上のわずか20インチ（約50.8cm）の距離でだけ、うまく動作すればよい。それに対し、USB 3.0のホストコントローラとデバイスコントローラの間には、FR-4の基板が存在するだけではない。それよりもずっと複雑だ」と指摘する。
USB 3.0を利用する際には、信号の接続に、数インチの基板配線や、コネクタ、ピッグテール（筐体コネクタまでの短い配線）、筐体コネクタ、10フィートのケーブル、ターゲット機器のコネクタ、ターゲット機器のピッグテール、ターゲット機器の基板が用いられる。これらの部品による影響のすべてを合わせると、伝送線路において強い反射と大きな減衰が生じる可能性が高くなり、その特性ばらつきも非常に大きいことが予想される。
USBにおける伝送線路のばらつきの問題はあまり議論されていない。Nandra氏は、「5Gbpsの転送速度になると、それが非常に重要な問題になる。USB 2.0においても、認可済みケーブルの中には優れているものとそうでないものがあった。例えば、50米ドルの高額なケーブルの特性は優れているが、それでも時間とともに劣化する。このように、USB 3.0と比較して非常に低速なUSB 2.0においても、ケーブルの性能が低いとPHY性能に影響が及ぶことがすでにわかっている。USB 3.0では、この問題がさらに顕著かつ重要になる」と警告する。
ケーブルの専門家もばらつきが問題であることに同意する。アクティブケーブルベンダーであるアイルランドRedMere社でCEO（最高経営責任者）を務めるPeter Smyth氏は、「仕様を満たす優れたUSB 3.0ケーブルを製造することは可能だ。ただし、それを実現するには、厳格な製造制御が必要となり、かなりのコストを要する。また、最大限の製造制御の下でも、ケーブルにはかなりのばらつきが発生し得る」と指摘する。
加えて、あまり話題に上ることはないが、筐体内のピッグテールにも問題があるという。Smyth氏は、「基板から筐体コネクタへのピッグテールは、一般的に最悪な伝送線路を作り出す」と警告している。USB 3.0の仕様を完全に満たすケーブルを製造するのには多大なコストがかかるので、仕様を満たしているかどうかが怪しいケーブルも出現するだろう。また、システム設計者は、自分が設計する機器のコネクタへとたどり着くためだけにアイパターンの開口をほとんど使い果たしてしまうことがある。このような状況では、満足な通信が行えない。従って、チップやシステム、機器の設計者は、USB 3.0をサポートする製品を計画する際、最悪のケースを想定しなければならない。つまり、平凡なボード設計や低品質なピッグテール、安価なコネクタ、怪しい接続ケーブルを前提としつつ、さらにはチップパッケージのワイヤーボンドのような細部についても考慮する必要があるだろう。
このように問題のある伝送線路において、5Gbpsの伝送速度を達成するのは非常に難しい。しかし、残念ながらこれが唯一の問題だというわけではない。伝送線路が非常に変化しやすいということも問題である。すなわち、ある時点ではポートにUSBメモリーが差し込まれているが、次の瞬間には10フィートのケーブルを用いて複数のディスクドライブで構成された外部記憶装置が接続されている可能性がある。つまり、PHYには高い柔軟性が求められるということだ。
さらに、注意すべきなのは、現時点では高コストなUSB 3.0が、2011年までにネットブックやデジタルカメラ、携帯型メディアプレーヤ、フラッシュドライブなどの携帯型機器に標準装備されるようになると考えられていることだ。そのためには、インターフェースを実現するのに要するコストを削減する手段が必要になる。つまり、ICに関して言えば、より微細なプロセスノードを用いることが必須となる。また、例えばフラッシュドライブでは、USBケーブルから電源を得るので、ICはケーブルから供給される電源で動作できるよう消費電力が少なくなければならない。USB 3.0規格では、動作中に最大900mAの電流を消費することを許容しているが、コンフィギュレーションの前には150mAまでしか消費することが許されない。この制約だけでも、チップレベルで十分に研究された電源管理戦略が必要となり、システム設計者はこれを詳細に理解しなければならない。このような要件は、PCIe 2.0の要件からは大きくかけ離れているのである。
Copyright © ITmedia, Inc. All Rights Reserved.