ニュース
ザイリンクス、20nmプロセス採用FPGAのサンプル出荷を開始:ザイリンクス UltraScaleデバイス
ザイリンクスは11月11日(米国時間)、台湾のTSMCの20nmプロセスを採用したFPGA製品の初期サンプルを出荷したと発表した。一般顧客向けサンプルの出荷は2014年1〜3月から開始する。
ザイリンクスは11月11日(米国時間)、台湾のTSMCの20nmプロセスを採用したFPGA製品の初期サンプルを出荷したと発表した。一般顧客向けサンプルの出荷は2014年1〜3月から開始する。
TSMCの20nmプロセスで製造を行うFPGA製品は、「UltraScale」と呼ぶFPGAの基本構造(=アーキテクチャ)を採用し、「UltraScaleデバイス」の名称で展開する(関連記事:ザイリンクス、20nmプロセスFPGAをテープアウト――製品戦略反映し呼称も「8」ではなく「UltraScale」)。
ザイリンクスのシニアバイスプレジデント兼製品担当ジェネラルマネージャであるヴィクター ペン氏は、「今回の発表は、ハイパフォーマンスFPGAを常に業界に先駆けてマーケットに提供するというザイリンクスの使命を際立たせるもの。新しいUltraScaleデバイスの出荷によって、ザイリンクスが(従来世代品である)『7シリーズFPGA』によって築き上げてきた大きな流れを継続し、次世代の幕を開いた」とコメントしている。
なお、ザイリンクスでは2013年11月20〜22日の3日間、パシフィコ横浜で開催される「Embedded Technology 2013/組込み総合技術展」(ET2013)で、20nmプロセス採用UltraScaleデバイス製品の紹介を行うとしている。
Embedded Technology 2013/組込み総合技術展(ET2013)
会期 | 2013年11月20日(水)〜22日(金) |
---|---|
時間 | 10:00〜17:00(21日(木)のみ18:00終了) |
会場 | パシフィコ横浜 |
ザイリンクス・ブースNo. | F-37 |
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
- ザイリンクス、20nmプロセスFPGAをテープアウト――製品戦略反映し呼称も「8」ではなく「UltraScale」
ザイリンクスは、20nmプロセス技術を用いたFPGAのテープアウト(設計完了)を発表した。同時に、20nmプロセス採用FPGAなどに適用する新世代アーキテクチャ「UltraScale」の概要も公表した。新プロセス、新アーキテクチャを採用した製品の出荷は2013年10〜12月を予定している。 - FPGAベンダーはもうおおかみ少年ではない
FPGA大手ベンダーは、数年ごとに半導体プロセスの微細化を進めることで、集積規模と性能を向上させ、コストを引き下げてきた。新世代の28nmプロセス適用品のサンプル出荷が始まった今、この世代がもたらす「非線形」な進化について聞いた。 - 2Tbps帯域幅のFPGAをザイリンクスが出荷、バックプレーン伝送波形も公開
高性能有線通信アプリケーション向けの新型FPGA「Virtex-7 X690T」の伝送波形を公開した。28nm世代の半導体技術で製造するハイエンドFPGAファミリ「Virtex-7」のうち、13.1Gビット/秒のSERDESを80チャネル搭載した品種である。3月下旬にサンプル出荷を始めたばかりだ。