LVPECLの終端方法――低コスト、低消費電力の“Π型終端”“T型終端”：回路設計（4/4 ページ）

LVPECL（Low-Voltage Positive Emitter-Coupled Logic）の終端方法は、多くの選択肢の中から選ばなければなりません。ですが、選択のための明確な基準は存在しません。本稿では、LVPECLの終端回路の構成と外付け部品の値の決定方法について説明します。

[Phillip Wissell，IDT社 タイミング/同期製品部門 シニア・アプリケーション・エンジニア]

AC結合の終端に対するバイアス

　信号の仕様（スイッチングの閾値電圧）が異なるレシーバにLVPECLに対応するドライバを接続する場合には、AC結合を選択することがよくあります。LVPECLに対応したドライバの出力はDC電圧でバイアスされていますが、カップリング・コンデンサを使用してレシーバのコモン・モードの範囲内にバイアスするとともに、伝送路上で終端インピーダンスを与えます。図7に、LVPECL対応ドライバに適用される一般的な回路例を示しました。

【図7】LVPECLドライバにAC結合された負荷に対する一般的なバイアス方法

　R_BIASの値は、表1から得ることができます。この表に示した値は、スイッチングの閾値電圧における出力トランジスタのエミッタ電流に基づいて算出されています。一方、カップリング・コンデンサC_Cの値はクロック周波数とその周波数におけるインピーダンスの絶対値に基づいて求められます。

C_Cの値は、それを信号パスに挿入するうえで許容できる寄生リアクタンスの値にも基づいて選択します。表2に、標準的なコンデンサの値とそれに対応する周波数範囲の関係を示しました。この表は、インピーダンスの最大値が0.2Ωであるとして算出したものです。

【表2】クロック周波数と標準的なカップリング・コンデンサの値の関係

まとめ

　かつての半導体プロセスでは、高性能のp型デバイスを高性能n型デバイスとともに製造することはできませんでした。LVPECLは、そのような時代に生み出された古い技術です。結果として、p型デバイスの機能を実現するために、外付けの受動部品が必要となりました。LVPECLや、その前身であるECLは、この制約を、受動プル・ダウンと伝送路の終端の2つの役割を統合する形で、うまく活用したのです。

　設計者は、LVPECLの終端回路の設計に苦労することがよくあります。その理由は、通常は出力段の終端方法について検討する機会がないからです。LVPECLの終端回路を設計する際には、重要な要素である出力トランジスタの電流、部品点数の最少化、消費電力の削減が、終端回路のトポロジや終端用の部品の値にどのように関連するのかを把握しておく必要があります。現在の半導体プロセスでは高性能のp型デバイスを製造することが可能です。結果として、HCSL（High Speed Current Steering Logic）やLVDSのようにグラウンドを基準とする差動信号技術が登場しました。そうした技術では、V_TTは完全に不要なものとなっています。