USB3.1 Gen2の高速データレート“10Gbps”で変わったテスト要件：USB3.1試験の課題（1）（4/4 ページ）

3回にわたって、最新USB規格である「USB3.1」に対応するための試験について解説していく。第1回は、10Gビット/秒の高速データレートに対処するための課題を洗い出しながら、トランスミッタとレシーバのプレコンプライアンス試験の概要を紹介しよう。

[Randy White，EDN]

レシーバ試験

　レシーバ試験の目的は供試レシーバが最悪条件信号を正確に修復できることを検証することだ。機能検証だけでなく、ジッタ耐性（ジッタトレランス）試験が認定には必要だ。レシーバ試験にはレシーバに劣化信号を送信するためのトランスミッタが必要だ。その目的のために、レシーバは受信信号をエコーする、つまりループバックするモードに設定される。このループバック方式はファーエンドでトランスミッタをリタイミングしループバックすることになり、そのため、クロックとデータのリカバリ機能に対するとともにイコライザなどの信号コンディショニングブロックに対する試験になる。ループバックされた信号と実際に発生された信号とが比較され、エラーのないことが確認される。SKPのようなアイドルシンボルはBER試験では比較されない。

　レシーバ試験の最重要部分はリンクトレーニング機能にあり、レシーバ・イコライザが対象チャンネルに対して最適化されることを確認することだ。Gen2ではポーリングステートマシンに新しく3種のサブステートが付加され、それにより各ポートは自身を10Gビット/秒対応と判定し、一方のリンクパートナーと同期することが可能になった。レシーバを試験するには、フルリンクトレーニングの後でループバックモードに入れることが必要だ。試験機器を使用してリンクトレーニングする場合の難しい課題の1つがループバック開始のための適切な励振と応答を確保することだ。ループバック過程にはフルリンクハンドシェイクが含まれるので、PHY同期だけでなくイコライザ適応化動作も含まれる。実際、USB3.1規格は最近になってTSEQ（training sequence equalizer）のトレーニングパターン長さが2倍になるよう改訂され、より時間を掛けて多数の係数設定が試験できるようになった。

　表2に示したGen1とGen2に対するジッタ耐性パラメータを見ると、幾つかのポイントが際立つ。コーナー周波数が4.9MHzから7.5MHzに変わった。Rj（random jitter、ランダムジッタ）がGen1に比べ非常に小さくなった。実際、元のUSB3.1でのRj規格は1.3psrmsだったが、現在は、チャンネルDj（deterministic jitter）がより高い場合にも適合するよう1psに引き下げられた。最後のポイントは、Gen1用のリファレンスレシーバ構成には3dBデエンファシスが使用されたがGen2には使用されないことであり、そのため3タップエンファシス構成が必要とされることだ。

表2 USB3.1のレシーバ試験パラメータ（クリックで拡大）
Gen2用は赤字で強調

　レシーバ試験はGo/No-Go試験だが、見かけの構成が単純なことにごまかされてはならない。試験の中で最も時間を要するのが校正だ。この校正には、事前規定された量のジッタを含む適正な最小振幅に対して信号発生器を校正することが含まれる。さらに、長いチャンネルに付随するあらゆるストレスを校正することも必要だ。Type-Cコネクタが対称性を有することから、ホストとデバイスに対する校正と試験の構成は同じになる（第2回に詳細）。

　ソフトウェアを利用した自動校正ならば簡単でより正確だ。この方法は3つの部分からなる。第1がストレス発生器だ。これはBER試験用の信号発生器とエラーディテクタからなるBERTだ。次が、リアルタイムオシロスコープであり、クロックとデータのパターンを取り込むために使用する。最後がコンプライアンスソフトウェアであり、ストレス要素を検証するために使用する。

　奇妙に感じられるかもしれないが、筆者はマニュアル校正を勧める。校正の実行には苦痛になるほどの時間を必要とするが、試験プロセスの各ステップがどのように重要なものであるかを理解するのに役立つだろう。何を期待すればよいかが理解できるので、自動化を信頼できるようにもなるだろう。

　高速化とともに新型コネクタと改善給電能力がもたらすUSB3.1の活況は既に膨らんできている。ロバストなエコシステムを作り上げるにはいまだ多くの課題があるのは当然だが、USB3.1はこれまでのUSBの中で最も重要なバージョンの1つとして発達しつつある。次回は、新型コネクタに対する試験の課題を取り上げたい。

（次回に続く）