SW電源の解析：SPICEの仕組みとその活用設計（最終回）（1/4 ページ）

SW電源は負帰還を施すと異常発振を起こすことがある。このようなケースの解析には、周波数応答法（FRA法）が主として用いられてきたが、あくまでも動作状態を確認する一手法でしかない。最終回となる今回は、この課題について1つの検討方法を紹介する。

[加藤博二（Sifoen），EDN Japan]

→連載「SPICEの仕組みとその活用設計」一覧

　SW電源の出力電圧を安定化する為に負帰還を施すと回路条件によっては異常発振を起こしてしまうことがあります。回路定数の検討であればSpiceの出番なのですが本連載で紹介してきた動作原理から分かるようにSpiceとSW電源は相性が悪く、このようなケースの解析には測定器メーカーの提案する周波数応答法(FRA法)による確認が主として用いられてきました。しかし、この手法はあくまでも動作状態を確認する一手法にすぎず、本連載のテーマである「正しい設計」か、否かを判定できるものではないのです。

　最終回となる今回はこの課題について1つの検討方法を紹介します。

SpiceによるSW電源解析の課題

　DC-DCコンバータと呼ばれるタイプのSW電源は半導体の実用化とともにNASA（アメリカ航空宇宙局）が1960年代にロケット用電源として開発^＊）したのがその起源といわれています。

　この種のSW電源はDC電源を高周波でチョッピングして矩形波状の電圧波形に変換し、LC平滑回路に与えることで目的とするDC電圧を生成しています。しかし、この高周波の矩形波電圧であることが次のようにSpiceでSW電源を解析する場合の壁になっているのです。

　ご存じのようにSWデバイスの損失はデバイスのON/OFFの切り替わり時に発生します。
　実際に100kHzで動作しているSWデバイスの遷移時間はノイズとの兼ね合いから50〜100nS程度が多く用いられていて、この遷移時間に発生する損失を精度よく再現しようとすれば遷移時間内に計算点が6〜10点は必要です。この場合には時間刻みを10nS以下に設定する必要があります。(自動設定では精度の保証ができません)
　Spiceを用いた解析ではこの遷移時間と解析時間長が計算負荷を左右するのです。

　SW電源の応答収束時間を20mSと見積もれば20m/10n=2×10⁶回(200万回)の計算が必要になり、PCの能力や回路規模にもよりますが実際の回路を再現して負帰還による安定化動作をさせると数分〜10分/モデルの計算時間が実際には必要になります。パラメトリック解析などで多数の結果が必要になればHDDから読み出すデータの転送時間もそれなりに必要になり、いくらPCの能力向上で解析環境が向上してもこれでは解析によって設計者の思考が中断・停止してしまいます。

　一方、スピードアップを目的にして時間刻みを粗くすると特性の再現(V＆V)に支障を生じてしまいます。
　設計の役に立つのが解析ツールの役目なのですがこれでは本末転倒です。

＊）スイッチング電源の高性能化技術 東アジアへの視点 国際東アジア研究センター 安部 征哉

解析環境の改善と設計品質改善

　昨今のPCの性能向上に伴ってこの計算負荷も軽減されてはいますが、ツールベンダーは「その性能向上をより複雑な、よりリアルなモデルを使ってリアル化に努めなさい。臨場感が上がりますよ」と機会あるごとにささやきます。そして「うまく動作しなければ我々がサポートしますよ。(時間さえ下されば)」とも宣(のたま)ふのです。
(これではいくら時間があっても設計は進みません。何のための性能向上なのでしょうか？)

　しかし、この言葉はQA部門に向けていう必然性はあっても設計者が気にする必要は全くありません。Spiceを用いて設計するということはまだ実機がない段階での検討ですので「リアル化」にいくら注力しても設計品質向上には寄与しないのです。

　本連載で説明してきたように「架空のリアル化」よりも、「バラツキを加味した品質工学的解析」こそが設計品質向上のためには重要です。ですから解析性能の向上は「臨場感」よりも「より多くのケース」に回すべきなのです。(連載第14回「工程能力設計」〜第18回「W.C.解析と設計品質」参照)