LVDS PHY製品と伝送路の設計（その1）：高速シリアル伝送技術講座（6）（3/5 ページ）
LVDS PHY（物理層）製品を使用する上で必要な一般的な知識とともに、伝送路の設計方法について詳しく解説していきます。
バス接続のためのM-LVDS
高速化が必要な伝送路は送信/受信の1:1の接続の他にも1:NやN:Nなどバス構成の接続もあります。終端部に終端抵抗がないシングルエンドのバス構成を図9（上）のように両終端付き差動伝送路に変更することで、1:1接続のLVDSと同様に伝送路の高速化やスロットの増加が可能になります。LVDSでは派生としてバス接続用にドライバー定電流源の電流値を増やしたBus_LVDSやLVDMと呼ばれる製品が1990年代後半に開発されましたが、その後これらバス向けLVDS製品は2002年にANSI/TIA/EIA-899 Multipoint LVDS（M-LVDS）として標準化されました。
M-LVDSのデバイスは受信コモンモード電圧範囲が−1V〜＋3.4VとGND〜電源間よりも広く、±50mVの高い入力感度、高ESD耐圧、最大32個の接続ノード数、最大250Mbps（125MHz）動作などの特長を有しています。また図10のように入力無信号時に出力が発振しないようType2と呼ばれる入力スレッシュホールドをずらした仕様が追加されています。
表2のようにLVDS製品と同様に各社がM-LVDS製品を販売しています。
| 1ch M-LVDSトランシーバー | Type1 | Type2 |
|---|---|---|
| Analog Devices | ADN4691E | ADN4696E |
| ON Semiconductor | NBA3N201S | NBA3N206S |
| Texas Instruments | SN65MLVD201 | SN65MLVD206 |
| Texas Instruments （旧National Semiconductor） |
DS91D176 | DS91C176 |
このM-LVDS製品はバスの信号伝送だけでなく、1:N（N≦32）の信号分配に使用できることから、シンプルな構成による高信頼性、低消費電力、低EMIの特長を生かしてクロック分配デバイスとしても使用されています。またドライバーの定電流源が11mAと大きいため（図9下）、1:1の接続ではLVDSと比較し振幅が大きくなり、LVDSと比較すると低速ですが長距離伝送にも適しています。そのため低速で長距離伝送が可能なRS-422や485の高速化としても使用されています。
LVDSリピータ・マルチプレクサ・N対Mスイッチ製品
図12のようにLVDSの入力と出力をもち、入力した差動信号を増幅しLVDSで出力する製品群です。
入力と出力のチャンネル数、点線で囲まれた入力信号の出力先の選択の機能部分は図13のように製品の機能仕様によりさまざまなものが用意されています。
基板上の差動信号配線やケーブル、コネクターを通過した差動信号を入力しLVDSで増幅して出力します。リピーター製品は入力信号をバッファし出力しますが、図12のように伝送路を通り高周波が減衰した信号の高周波成分を増幅（エッジレートを上げる）することで、接続される受信端デバイスへのEYEの開口を大きくします。
また図14の矢印部分のように伝送路のインピーダンスミスマッチが発生するコネクター部や層間移動のビア配線の直後にデバイスを実装することで、信号の高帯域の減衰だけでなく信号の反射によるジッタについても、高価なコネクターや高性能な基板に変更することなく大幅な低減が可能になります。
これらLVDS入出力製品は、帯域が制限される要因の大振幅・低速シングルエンド信号の入出力を持たないため、規格を超える2〜3Gbpsで動作可能な製品も複数リリースされ、LVDS信号以外の高速差動アプリケーションの筺体内伝送にも使用されています。
LVDSは高速でコモンモード入力が広く、DC接続が可能なため、AC結合を使用している他規格の差動信号から一度LVDSに変換すると、その後に接続するデバイスをLVDS準拠にすることで、すべてDC接続となり、0Hz以上から伝送可能となるため、シリアルコーディングのDCバランスを配慮する必要がなく、信号の信頼性を上げることができます。
Copyright © ITmedia, Inc. All Rights Reserved.