QSFP-DD光トランシーバーの給電方法：電源設計（3/3 ページ）

光トランシーバー市場の拡大は、クラウドコンピューティング、モノのインターネット、および仮想データセンターのイーサネットの高速化に対する需要によって促進されています速度の増大に伴って光トランシーバーモジュールの消費電力も増大しますが、形状は同じままに維持する必要があります。そのため、モジュールの設計者は可能な限り低消費電力の高集積チップを使用しなければならないという厳しい圧力にさらされます。狭いスペースの中で、より効率的に電力を供給しながらより多くの機能を実現するにはどうすればよいでしょう？　小型スペースで電力を効率的に供給し、次世代光トランシーバーで予想されるより高い速度を可能にするパワーマネージメントシステムを紹介します。

[Maxim Integrated，EDN Japan]

単相〜4相、1〜4出力、最大20A、設定可能バックコンバーター

　一例として、設定可能、単相〜4相、1〜4出力高電流、バック（ステップダウン）コンバーターを図9に示します。このデバイスは効率が高く、実装面積も小さく済む上、高い出力電圧精度、高速過渡応答、高速シリアルインタフェースオプションを備えているため、光トランシーバープリケーションのDSP／PHYの給電に適しています。柔軟なアーキテクチャによって、“4”（1つの4相出力）、“3＋1”（2出力、1つの3相と1つの単相）、“2＋2”（2つの2相出力）、“2＋1＋1”（3出力、1つの2相、2つの単相）、“1＋1＋1＋1”（4つの単相出力）などの位相構成が可能です。

シングルチップによるシステム電力の処理

　適切な構成を選択することによって、1つのICで図3の光トランシーバーのDSP／PHYに給電することができます。図9では、“2＋1＋1”構成でDSP／PHYデジタル、アナログ、PLLセクションに給電可能です。

図9：MAX77812の2+1+1アプリケーションダイアグラム

効率

　このデバイスの2相の効率曲線を、最大10Aまでの電流の範囲で図10に示します（0.22μH、2520サイズのインダクター）。

図10：2相のDC-DC変換効率（0.7V_OUT）

　2相アーキテクチャによって、非常に低いデューティサイクル（低いVOUT）でも高効率が実現されます。

　このデバイスの単相の効率曲線を、最大5Aまでの電流の範囲で図11に示します（0.22μH、2520サイズのインダクター）。

図11：単相のDC-DC変換効率（0.9V_OUT）

高効率、超小型シングルバックコンバーター

　図4の単相バックコンバーターは、図12に示すアプリケーション回路で実装することができます。

図12：高度なLED照明システム

　1.8V出力での効率曲線を図13に示します。このソリューションは、動作範囲の大部分にわたって＋90％という優れた効率を提供します。

図13：単相DC-DCの変換効率（1.8V_OUT）

　このアプリケーション回路が占有するスペースは、約7mm²です。

まとめ

　QSFP-DDデバイスの各クラスで許容される最大消費電力の制約内で高データレートを提供するという光トランシーバーの課題について解説しました。単相〜4相、1〜4出力の高電流バックレギュレーターは、高効率および、小型PCBサイズを備えているため、高データレート光トランシーバーへの給電に適しています。