シリコンMOS量子ドットの大規模化 どう実現するのか（前編）：imecが解説（1/2 ページ）

シリコン量子ドット量子ビットは大規模化によって多くの利点をもたらす。imecは300mmウエハーを使って、シリコン量子ドットを大規模化した。

[Sofie Beyne（imec），EDN]

　情報の処理に量子状態を使用すると、従来のコンピュータでは対応できなかった複雑な問題に迅速に対処できる可能性がある。過去数十年にわたり、基盤となる量子コンピューティング技術の重要な構成要素の開発に大きな進歩が見られた。

　有用な量子コンピュータを開発するために、量子コミュニティーは「より優れた」量子ビットの開発と「より多くの」量子ビットの実現という2つの柱に焦点を当てている。有用な量子コンピューティング技術を得るには、この両方に同時に対処する必要がある。

　「より優れた」量子ビットを定量化するための主な方法は、量子メモリとして十分な期間にわたって量子情報を格納する能力を反映した長いコヒーレンス時間と、量子ビットを制御する際の「エラー」に関連する高い量子ビット制御忠実度だ。制御エラーが十分に低いことは、量子エラー修正プロトコルを正常に実行するための前提条件である。

　「より多くの」量子ビットの需要は、（相互接続された）物理量子ビットの数を数百万、またはそれ以上にする必要がある実用的な量子計算アルゴリズムによって駆動される。同様に、量子誤り訂正プロトコルは、エラーが十分に低い場合にのみ機能する。それ以外の場合は、誤り訂正メカニズムによって実際にエラーが“増加”し、プロトコルが分岐する。

　研究が進められているさまざまな量子コンピューティングプラットフォームの中で、特に注目すべきものがある。それが、将来の量子コンピュータの「心臓部」となる量子プロセッサのための、シリコン（Si）量子ドットスピン量子ビットベース（silicon quantum dot spin qubit-based）のアーキテクチャだ。このアーキテクチャでは、ナノスケールの電極で量子ドット構造を形成し、そこに単一の電子（または正孔）が捕捉され、そのスピン状態が量子ビットを符号化する。

　長いコヒーレンス時間と高精度な量子ゲート動作を備えたSiスピン量子ビットは、実験室環境で繰り返し実証されており、現実的な将来性を持つ確立された技術である。さらに、同技術はCMOS製造プロセスと密接に連携していて、ウエハースケールでの均一性と歩留まり向上の可能性を秘めており、「より多くの」量子ビットを実現するための重要な足掛かりになる。

　Siスピン量子ビットでは、形成したMOS量子ドットに電子を閉じ込める。この構造は従来のMOSトランジスタによく似ている。シリコンMOS量子ドットのサイズ（約100nm）は、スケールアップ（大規模化）すればさらなる利点をもたらす。

大規模化には低い量子ビット電荷ノイズが重要に

　大規模化に向けた競争において、Siスピン量子ビット技術は、50年以上にわたる絞り込みと最適化の成果として、高歩留まり、高均一性、高精度、高再現性、そして大量生産を実現することで知られる、先進的な300mm CMOS装置とプロセスを活用できる可能性がある。しかしながら、CMOS用に開発されたプロセスは、Siスピン量子ドット構造の製造には必ずしも最適ではない可能性も否めない。

　Siスピン量子ビットは、周囲環境からのノイズに極めて敏感だ。量子ドットゲートスタックと量子ビット周辺環境から生じる電荷ノイズは、忠実度とコヒーレンスの低下を引き起こす最も広く認識されている原因の一つである。電荷ノイズの少ない2量子ビットのデバイスは、量子ドットゲート構造をパターン化する「リフトオフ」などの学術的な手法を用いて、実験室で繰り返し実証されている。

　この技術は、量子ドット量子ビット近傍のSi／SiO₂界面を良好な状態で維持するのに十分“優しい”技術です。しかし、厳密に制御された製造技術では、数百万量子ビットを有する大規模システムに求められる均一性を実現することはできない。

　一方、荷電イオンを充填したプラズマチャンバー内でのサトラクティブ法や、そうしたエッチングプロセスに基づくリソグラフィベースのパターン形成といった技術は、デバイスとインタフェースの品質を容易に劣化させ、Si／SiO₂ベースの量子ドット構造の電荷ノイズを増大させてしまう。