ニューラルネットワーク向けビジョンプロセッサ：ケイデンス テンシリカVision P6 DSP

ケイデンス・デザイン・システムズは、組み込み機器向けのニューラルネットワークアプリケーションを対象にしたイメージングプロセッサ「テンシリカVision P6 DSP」を発表した。

[EDN Japan]

　ケイデンス・デザイン・システムズは2016年5月、組み込み機器向けのニューラルネットワークアプリケーションを対象にした、高性能ビジョン／イメージングプロセッサ「テンシリカVision P6 DSP」を発表した。

積和演算性能が4倍向上

ビジョン／イメージングプロセッサ「テンシリカVision P6 DSP」の基本構成

　テンシリカVision P6 DSPは、前バージョンのVision P5 DSPに比べ、畳み込みニューラルネットワークアプリの性能を左右する積和演算性能が4倍に向上した。コンピュータビジョンの鍵となる畳み込み／FIRフィルター／行列乗算などの機能に対しては、8ビットと16ビット演算を利用することで、パフォーマンスが最大で4倍向上するとしている。

　また、標準的なニューラルネットワークの実装では、一般的に利用されている各種GPUより低消費電力で、2倍のフレームレートを可能にしている。オンザフライのデータ圧縮を実装するため、高いパフォーマンスが要求されるニューラルネットワークのFCレイヤーに対して、要求されるメモリのフットプリントと帯域幅を大幅に削減できる。

　前バージョンのVision P5 DSPとは互換性を備え、オプションとして、IEEE754準拠の半精度浮動小数点FP16を含む32並列のSIMDベクター型浮動小数点ユニットも提供。これにより、浮動小数点演算の性能はVision P5 DSPの2倍に向上し、既存の浮動小数点を使用したニューラルネットワークの設計資産が容易に使用できる。

　先行顧客への販売開始は、2016年6月末を予定している。