複数の高速DACを用いたアンテナ・ダイバーシティーによる信号受信の改善：ピコ秒レベルでの同期をとるには？（3/3 ページ）

複数のアンテナを利用してアンテナ・ダイバーシティーを実現する際に、各チャンネルのD-Aコンバーター（DAC）をピコ秒レベルで同期させる必要があります。そこで、高度な同期を図りやすくした高速DACが登場しています。ここでは、アンテナ・ダイバーシティーに必要な要件を整理しながら、そうした新しい高速DACの利点を見ていきましょう。

[Clarence Mayott（Linear Technology），EDN Japan]

同期化

　DACがギガヘルツ（GHz）の速度でデータを出力する場合、複数のデバイス間で出力を同期させることは極めて困難です。DACが2.7Gサンプル/秒（sps）でサンプリングする場合、出力符号は370ピコ秒ごとに変化します。FPGAのサンプル・クロックとデータ・クロックは、各送信DACについて調整する必要があります。

　しかし、通過するデータの冗長性を調整できる内部レジスターを備えているDAC（例えば、「LTC2000A」など）であれば、同期化を簡略化することが可能です。なお、この内部レジスター機能を利用するには、各DACのデータ・ラインとクロック・ラインのタイミングのミスマッチをサンプル・クロック周波数の0.4サイクル以内にしなければなりません。

　図1に、内部レジスターを備えるLTC2000Aを例に挙げて、2つの理想的なルーティングを示しました。

図1：複数のD-Aコンバーター（LTC2000A）を同期させたシステム （クリックで拡大）

図2：内部レジスターを備えるD-Aコンバーター（LTC2000A）を使用したシステム構成例

　各DACのデータ・パスとクロック・パスのトレース長は、ピコ秒以内で一致させる必要があります。これは、適切なデジタル・ルーティング・テクニックにより実現します。この条件が満たされれば、デバイス間でのデータの差が1サイクルの範囲内に収まることが保証されます。このDAC内には、データ・パイプラインの冗長性をプログラミングする内部レジスターがあります。各DACレジスターは個別の設定が可能なので、究極的には時間領域の全てのDACを調整することが可能です。これにより、全てのダイバーシティー・テクニックを用いる際のパフォーマンスを最大限に高めることができます。送信側のDACの数が増えれば、ダイバーシティーの可能性も広がります。多くのDACを同期させることができれば、アンテナ・ダイバーシティーが向上し、より大きなアンテナ・アレイが実現します。

まとめ

　最先端の無線設計では、パフォーマンスの限界が常に拡大されています。複数のアンテナを利用してアンテナ・ダイバーシティーを実現すれば、これまで直面していたマルチパス・フェージングという問題を解消することができます。LTC2000Aなど内蔵の同期機能を持つDACにより、複数アンテナの実装を可能にします。コントロール・レジスターに若干の修正を加えるだけで、DACをいくつでも同期させることができます。多数のDACを同期させる場合は、1つまたは複数のアンテナを必要とする複雑なビームフォーミング・アプリケーションでの使用が可能です。また、こうしたDACは、時間、周波数、符号といった他のダイバーシティー方式との併用もできます。

【著：Clarence Mayott（クラレンス・マヨット）氏／Linear Technology（リニアテクノロジー）ミックスド・シグナル製品 アプリケーション・エンジニア】