半導体デバイス内部の接合強度、直接定量評価が可能に：不良原因解明や歩留まり改善を支援

東レリサーチセンター（TRC）は、半導体実デバイス内部の接合強度を直接定量化する分析サービスを始めた。3次元実装などが進む半導体デバイスにおいて、ハイブリッド接合の信頼性向上や不良原因の解明、歩留まり改善などが可能となる。

[馬本隆綱，EDN Japan]

独自の前処理技術とナノインデンテーション評価を組み合わせ

　東レリサーチセンター（TRC）は2026年6月10日、半導体実デバイス内部の接合強度を直接定量化する分析サービスを始めた。3次元実装などが進む半導体デバイスにおいて、ハイブリッド接合の信頼性向上や不良原因の解明、歩留まり改善などが可能となる。

　ハイブリッド接合は、金属配線同士の接続や絶縁層同士の接合を同時に行う半導体接合技術。高密度かつ低抵抗の接続が可能である。ただ、接合界面が微細でデバイス内部に埋もれている。このため、多層構造やバッファ層を含むデバイス構造の場合、DCB法など従来の評価方法では、実デバイスの接合強度を評価するのが極めて難しかったという。

　TRCは今回、横浜国立大学の井上研究室が体系化した「ナノインデンテーション法」による界面強度評価手法を基盤として、実デバイスに適用する独自技術を開発した。具体的には、試料の積層構造や材料特性に応じて、評価対象となる接合界面を選択的に露出させる前処理技術を確立した。この前処理技術とナノインデンテーション評価を組み合わせることで、実デバイス内の接合界面を評価することが可能となった。

　露出した接合界面に対しナノインデンテーション試験を行うと、圧子の押し込みに伴って界面が剥離する。剥離領域の形状や大きさによって、接合強度を評価できる。例えば、接合強度が低いと剥離領域が広がる。強度が高いと剥離は抑えられ、剥離面積は小さくなる。こうした現象を見極めることで強度の違いを把握できるという。

上図は実デバイス構造の例と界面接合強度評価工程の模式図。下図は試料上方から観察した圧痕周囲の剥離領域の模式図［クリックで拡大］ 出所：TRC

ナノインデンテーション法における試験時の模式図および、荷重と押し込み深さの関係［クリックで拡大］ 出所：TRC