RapidusとCadence、AIエージェント活用SoC設計で協業:設計期間の短縮目指す
RapidusとCadenceは、先端SoC(System on Chip)設計向けAIエージェント技術で協業すると発表した。設計フローを自動化し、従来比で最大2倍の設計ターンアラウンドタイム短縮を目指す。
設計ターンアラウンドタイムを最大2分の1に
RapidusとCadenceは、先端SoC(System on Chip)設計向けのAIエージェント技術を発展させ、設計ターンアラウンドタイムを短縮するために協業する。今回の取り組みでは、Cadenceの「InnoStack AI Super Agent」と、Rapidusの「Rapidus AI-Agentic Design Solution(Raads)」を統合する。CadenceのAIエージェントオーケストレーション技術と、Rapidusの先端プロセス半導体向けAIネイティブ設計/製造エコシステムを組み合わせるものだ。Rapidusによると、このアプローチによって従来の設計フローと比べて設計ターンアラウンドタイムを最大2分の1に短縮することを目標としている。
Rapidusは、Raads AIエージェント設計環境を拡張し、「Raads Navigator」と「Raads Indicator」を新たに導入することで、品質保証を強化し、設計者による設計上の課題解決を支援する。これらの新機能はInnoStack AI Super Agentと統合され、初期のアーキテクチャ検討から実装、サインオフに至るまで、SoC設計の主要ワークフロー全体にわたるAIエージェントによる設計オーケストレーションを実現し、各種タスクの自動化と連携を可能にする。この統合により、設計チームは先端プロセスの複雑性をより適切に管理し、設計の予測可能性を高められる。
CadenceのInnoStack AI Super Agentは既に提供されている。Raadsは、先端プロセス半導体の設計を進める顧客向けにRapidusが提供するAIネイティブファウンドリーエコシステムの一部だ。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
プロセスエンジニアが「何でも屋」と呼ばれる理由を、現場の1日から解き明かす
半導体プロセスエンジニアは「何でも屋」と呼ばれます。なぜでしょうか。その理由を、プロセスエンジニアの「現場の1日」に密着しながら解き明かしたいと思います。
AIエージェントでフロントエンド設計と検証を自動化、Cadence
Cadenceはフロントエンド設計と検証工程を自動化するAIエージェント基盤を発表した。生産性向上と検証時間短縮を実現する。
EDA大手3社のTSMC最先端プロセス向けツール AIも活用
EDAツール大手のCadence/Siemens EDA/Synopsysは、2024年4月にTSMCが開催したイベント「TSMC 2024 North America Technology Symposium」にて、TSMCの最新プロセス向けのEDAツールを披露した。
EDA大手3社、Intel「18A」向けツールでそろい踏み
EDAベンダー大手3社による、Intel「18A」プロセス向けツールが出そろっている。3社は、2025年4月に開催された「Intel Foundry Direct Connect 2025」にてAI主導のツールを紹介し、注目を集めた。
チップ設計にAIを TSMCとEDAベンダーの協業が加速
チップ設計におけるAI(人工知能)の活用が活発になっている。Cadence Design Systems、Synopsys、Siemens EDAの大手EDAツールメーカー3社は、TSMCとの連携をさらに強め、AIを活用してチップの設計や検証を加速するツールを開発している。
EDN、2025年「Product of the Year」発表〜センサー/電源編〜
米EDNが2025年の「Product of the Year Awards」の受賞製品を発表した。13部門で100超の製品を審査している。前編となる今回は、センサーや電源などのカテゴリーでの受賞製品を紹介する。
