最大100GbEに対応、低遅延通信を実現するFPGA向けIP製品群：防衛、量子コンピューティング向けに

Orthogone Technologiesは、低遅延で予測可能なネットワーク通信を実現するFPGA向けIP製品群「Ultra-Low-Latency（ULL）FPGA IP Portfolio」を発表した。

[EDN]

AMDの「UltraScale+」／「Versal」に対応

　Orthogone Technologiesは、低遅延で予測可能なネットワーク通信を実現するFPGA向けIP（Intellectual Property）製品群「Ultra-Low-Latency（ULL）FPGA IP Portfolio」を発表した。AMDの「UltraScale+」および「Versal」プラットフォームに対応し、航空宇宙、防衛、量子コンピューティングなど、高いリアルタイム性と信頼性が求められる用途を想定する。

[クリックで拡大] 出所：Orthogone Technologies

　同製品群は、オプションでリードソロモン前方誤り訂正（RS-FEC）に対応するEthernet MAC/PCS、ハードウェアベースのTCP/IPおよびUDP/IPオフロードエンジン、PCIe対応のリングバッファー型DMAコントローラーを組み合わせていて、決定論的な動作によるサブマイクロ秒クラスのネットワーク通信とパケット処理を実現する。ネットワーク処理をFPGAにオフロードすることで、ホストCPUのパケット処理負荷を軽減する。

　Ethernet MAC／PCSのIPコアはIEEE 802.3規格に準拠し、1G、10G、25G、40G、100GbEに対応する。25GbEと100GbEでは、オプションでReed-Solomon方式の前方誤り訂正（RS-FEC）を利用できる。TCP/IPおよびUDP/IPのオフロードエンジンは、OSI参照モデルのレイヤー2〜4に相当する処理をFPGAのロジック回路で実行する。これにより、ホストCPUによるソフトウェア処理への依存を減らし、通信遅延やジッタの抑制を図る。

　DMAコントローラーは、PCIe Gen3／Gen4を介したホストとFPGA間の双方向データ転送に対応する。循環バッファー方式を採用し、予測可能なデータ転送を可能にする。

　ULL FPGA IP Portfolioは、AMDの対応プラットフォーム向けに評価およびライセンス提供を開始している。