SLVSインタフェースをFPGAで活用せよ：低消費電力の差動伝送規格（1/3 ページ）

SLVSは、データ信号を高速かつ低消費電力で伝送する用途において、LVDSに替わって利用される機会が増加しているデータ伝送規格である。FPGAにSLVSを実装する場合には、LVDSを実装する場合とは異なるさまざまな知見が必要になる。本稿では、SLVSの概要と、FPGAにおける応用例を紹介する。

[Feng Chen（Lattice Semiconductor），EDN]

LVDSの限界を克服する

　この20年間、常に求められ続けてきた「より高いデータ伝送速度を」という需要に応えるために、さまざまなデータ伝送規格が導入されてきた。これらのデータ伝送規格はいずれも、実装コストの低減と、低消費電力かつ高速のデータ伝送の実現を基本的な目標としていた。中でも、National Semiconductorが1994年に提案したLVDS（Low Voltage Differential Signaling：低電圧差動信号伝送）は、mWレベルの電力でギガビット/秒（Gbps）レベルの伝送速度を実現できる業界標準のデータ伝送用規格として最も広く利用されてきた。

　National Semiconductorは、ここ10年の間、LVDSの実装をさらに容易にするための工夫を加えてきたが、それには限界があった。そこで、汎用規格としてのLVDSの限界を克服すべく、特定用途向けの要求に応えられるような派生規格がいくつか提案された。2001年の10月には、JEDEC (Joint Electron Device Engineering Council：電子機器技術評議会)のSolid State Technology Association（固体技術協会）が、400mVで動作するSLVS（Scalable Low Voltage Signaling：スケーラブル低電圧信号伝送）を標準規格として公表した。このSLVSは、LVDSの電磁波感受性が小さいという特性を受け継ぐとともに、信号振幅をLVDSの700mVから400mVに低減し、グラウンド基準も備えるなどの特徴を持っている。これらの特徴が、伝送に要する消費電力の低減をもたらしたのだ。

　SLVSのインタフェースは、通常0.8Vの電源レールを必要とするが、この電源電圧は、サブミクロンレベルの製造プロセスを用いて製造されるシリコンデバイスにおいて一般的に使われているものである。また、SLVSは、1チャネル当たり3Gbpsの伝送速度が得られる。これは、一般的なプリント基板サイズで実現可能な範囲では最高レベルのものだ。このため、SLVSはプリント基板上で高速かつ低消費電力のデータリンクを実現するに適したものとなっている。

　また、こういった有用性をもつSLVSが、FPGAで利用される事例が増えている。FPGAは、入出力ポートを豊富に備えているので、データパス間のインタフェース回路やプロトコル間のブリッジ回路を設計する際に多く用いられている。FPGAにおけるSLVSの利用が広がるにつれて、SLVSトランシーバをFPGAに効率よく実装したり、その信号伝送の堅ろう性を高めたりしたいという要求が出てきた。

　ほとんどのFPGAは、LVDSインタフェースをサポートしている。しかし、最新FPGAの入出力回路の全てが、SLVS出力に要求される電流を供給できるようにプログラムできるわけではない。また、SLVSインタフェースからの入力信号を受信する場合に、外付け部品が不要になるような差動終端が必ず組み込まれているわけでもない。選択したFPGAの入出力回路がSLVSをサポートしているかどうかを判断するには、SLVSの規格とともに、今日のFPGAに代表されるプログラマブルデバイスの入出力回路の構造についても深い知識を持っておかなければならない。

SLVSとLVDSの比較

図1　LVDSの回路構成　

　LVDSは、既に成熟した技術であり、映像分野やデータストレージ分野、大量のデータを伝送する通信機器分野など、さまざまな用途のトランシーバインタフェースとして広く用いられている。ポイントツーポイントの接続インタフェースであるLVDSでは、トランスミッタ側の電流ソースが信号状態の変化に対応して極性を切り替えることで、ループ状配線に電流を流す（図1）。この駆動電流は、直流電流に対するオペアンプの入力インピーダンスが大きいことから、大半がレシーバ側の終端抵抗に流れる。終端抵抗に加わる電圧は駆動電流に比例する。つまり、トランスミッタの極性が切り替わると、レシーバ側のオペアンプにより極性変化が検知され、これにより、トランスミッタ側の入力における信号状態の変化が判別される。

　また、LVDSでは、コモンモードノイズを除去できる差動構成のトレースが使用されるため、耐ノイズ性は高いと言われている。データ伝送速度と消費電力は、ともに終端抵抗に加わる電圧振幅に密接に関係する。この電圧振幅は、典型的なLVDSループの100Ω終端抵抗では350mVまたは700mV（p‐p）が標準である。

　LVDSの伝送ラインに対して外来ノイズが影響を与える場合、その影響は両方のラインに同レベルの電圧を誘起する。このため、ライン間の電圧差は同じ値に保たれるので、外来ノイズに対する感受性は小さいと見なすことができる。コモンモード電圧は2本のトレースの電圧の平均値であり、約1.25Vと小さい値になる。このコモンモード電圧は、グラウンドからのオフセット電圧なので、トランスミッタ側で決定される。差動振幅電圧が350mVのLVDSの消費電力は、1.25Vのオフセット電圧と350mVの差動振幅電圧から決まるLVDS負荷抵抗の静的消費電力になる。

　SLVSの規格（JEDEC JESD8-13 SLVS-400）では、ポイントツーポイントにおける信号伝送方法が規定されている。SLVSは、LVDSに比べて差動振幅電圧とコモンモード電圧が小さい。SLVSの200mVあるいは400mV（p‐p）という差動振幅電圧は、LVDSに対して消費電力の低減をもたらしてくれる。これは、RSDS（Reduced Swing Differential Signaling：小振幅差動信号伝送）規格と共通した特徴である。RSDS規格では、コモンモード電圧がLVDS規格と同じ1.25Vで、振幅がLVDSの350mVから200mVに低下する。SLVSはこれよりもさらに進展しており、コモンモード電圧も小さくなっている。SLVSの標準的なコモンモード電圧は200mVなので、静的消費電力は顕著に減少する。つまり、信号振幅とコモンモード電圧が小さいSLVSをインタフェースに用いることにより、LVDSよりも消費電力を大幅に減少することが可能になるわけだ。

　この点を理解するために、LVDSとSLVSを用いたインタフェースの消費電力を比較してみよう。まず、伝送速度が6GbpsのLVDSベースのSERDES（シリアライザ/デシリアライザ）インタフェースの消費電力は約250mWに達する。その一方で、典型的なSLVSインタフェースは、1チャネルにつき約15mWの消費電力で800メガビット/秒（Mbps）の伝送速度を実現できる。このSLVSインタフェースを8チャネル並べた場合、伝送速度は合計で6.4Gbpsになる。消費電力は、ほぼ同じ伝送速度を備えるLVDSを用いたSERDESインタフェースの半分以下となる120mWまで低減されている。