高速な電圧-電流変換器として動作する回路：Design Ideas アナログ機能回路（2/2 ページ）

電圧-電流変換器や高精度で帯域幅の広い可変利得のカレント・ミラーとして動作する回路を紹介する。高速ICや電流出力型D-Aコンバータの入力を備えたデバイスのテストなどに向けた回路だ。

[Ali Mehmed（Nokia UK），EDN Japan]

　図1の回路は、オペアンプIC₃が電流検出抵抗R₆の下端を一定電圧にクランプすることで、入力信号によって変化しないようにしている。この点が、図2に示した従来の高精度の電流源回路と異なる。その代わり、通常は固定電圧源に接続されるR₆の上端の電圧が、入力信号に応じて変化する。さらに、Q₁は常に導通しているので、V_INが変化してもQ₁のゲート電圧の変化は通常200mV以下である。この結果、V_INがゼロから高い電圧方向、または高い電圧からゼロ方向にステップ変化しても、Q₁のゲート・チャンネル容量を通して発生する不必要な電流スパイクを出力しない。

図2 従来の電流源回路
電圧で制御する。

　図2の電流源回路は、電流シンク回路を備えていない。このため、出力電流をゼロにするとき、オペアンプはFETを完全にオフにする必要がある。この際、オペアンプの出力は正の電源電圧に近い飽和領域まで数Vも立ち上がるため、大きな振幅の電流スパイクを出力する。さらに、オペアンプが飽和領域から回復し、再びFETをオンするために逆方向に立ち上がるときには、同じ大きさで逆極性の電流スパイクを発生する。

　図1に示した3mAの定電流シンク回路は、IC₄とQ₂で構成する。IC₄は電流検出抵抗R₇の上端を−3Vにクランプする。基準電圧回路がR₇の下端を−6Vに固定しているので、Q₂を流れる静止電流は常に3mAで一定である。この静止電流は、V_INがゼロのときにQ₁を流れる電流に等しい。V_INが接地電圧よりもΔV_INだけ低くなると、R₆の上端の電圧は同じ量だけ低下する。従って、Q₁の電流は3mAより小さくなり、その差分の電流ΔV_IN/R₆が負荷から電流シンク回路に流れ込む。

　R₇の下端の電位を固定している−6Vの基準電圧回路は、3Vの基準電圧源に公称利得が−2のオペアンプIC₅を接続することで実現した。この−6Vの基準電圧回路は、可変抵抗R_V1を使って調整する必要がある。例えば、入力信号がないときは、出力電流をゼロに調整する。この際、Q₁の静止電流とQ₂の静止電流は等しくなる。この1回の調整で信号経路全体を校正できる。すなわち、抵抗値の誤差、オペアンプの直流誤差、±3V基準電圧回路の誤差の影響を打ち消すことができる。しかし、有限の開ループ利得の影響は残る。信号経路の帯域幅を最大化するために、オペアンプには米Analog Devices社の「AD8055AR」を用いた。このオペアンプは、10Vの電源電圧でしか動作しないので、IC₁は＋5Vと−5Vの2電源が必要である。一方、IC₂とIC₃は入力電圧が接地より3V高いため、10V単一電源で動作する。

　IC₄とIC₅には「OP177GS」を使い、3Vの基準電圧を取り出す回路には「AD780BR」のような高品質の基準電圧源ICを用いることで、最適な直流電圧精度と安定性が得られる。−3Vの基準電圧源は、3Vの基準電圧源の出力を固定利得−1の回路に通すことで得る。これは、−6Vの基準電圧を得た回路と同様の構成である。

　図1中に★の印を付けた抵抗には、誤差が0.1％以下のものを使う必要がある。オプションとして抵抗R₁₂を挿入すると、利得を0.11％高められる。これにより、IC₁とIC₂で構成される有限の開ループ利得を補償できる。抵抗R₁₅と抵抗R₁₆を追加すると、直流安定性をさらに最適化することが可能である。

　しかし、試作品にはこれらの抵抗を使わなかった。100Ωの抵抗負荷を駆動したときの実験では、1V_PPの正弦波入力に対して、この回路の帯域幅は80MHzだった。この実験では、オプションのコンデンサC₉を使用していない。同じ負荷を使い、1V、2.5nsのステップ波形を入力して500MHzのオシロスコープで観察すると、この回路の出力の立ち上がり時間と降下時間は、それぞれわずか5.5nsと4.8nsだった。しかも、オーバーシュートは観測されなかった。標準出力電圧範囲は−2.8V〜1.7V、ひずみを発生させずに電流を出力できる範囲は−2.1mA〜2.1mAである。

　周波数応答性と直線性を最適化するには、この回路を使って仮想接地負荷を駆動すればよい。言い換えれば、電流-電圧変換器回路として帯域幅の広いオペアンプを用いる。この他の負荷を駆動する場合には、常に低いインピーダンスが必要である。また、負荷の一部が容量性のときには、速度は少し低下するが、R₅に対して小さな容量のC₉を並列に接続して、全体の過渡応答性を最適化したほうがよいようだ。

　R₁を取り外し、R₂と抵抗R₁₃の抵抗値を0Ωに変え、R₁₂の抵抗値を470kΩに増やすと、回路全体の利得が0.1mA/mAの電流-電流変換器になる。例えば、市販されている電流出力型DACのフルスケール出力は、ASICの入力に必要な範囲を超えるのが普通だ。しかし、今回示した回路を使えば、DACの出力電流を調整できる。従って、この回路をASICの入力とDACの出力の間に挿入すれば、電流駆動入力のASICをテストできる。特に、この回路構成では、IC₁は利得0.1V/mAの電流‐電圧変換器として動作し、DACの出力に対して仮想接地として働く。すなわち、DACの直線性を最適化する負荷の役割を果たす。

　この回路は電流のソ−スにもシンクにもなるので、電流ソース型DACと電流シンク型DACのどちらにも使える。高速に動作させるときには、R₃と並列に小さな容量のコンデンサを接続して、DACの出力容量や浮遊容量などの影響を打ち消す必要があるだろう。

Design Ideas〜回路設計アイデア集

【アナログ機能回路】：フィルタ回路や発振回路、センサー回路など

【パワー関連と電源】：ノイズの低減手法、保護回路など

【ディスプレイとドライバ】：LEDの制御、活用法など

【計測とテスト】：簡易テスターの設計例、旧式の計測装置の有効な活用法など

【信号源とパルス処理】：その他のユニークな回路

---

※本記事は、2008年7月29日にEDN Japan臨時増刊として発刊した「珠玉の電気回路200選」に掲載されたものです。著者の所属や社名、部品の品番などは掲載当時の情報ですので、あらかじめご了承ください。
「珠玉の電気回路200選」：EDN Japanの回路アイデア寄稿コラム「Design Ideas」を1冊にまとめたもの。2001〜2008年に掲載された記事の中から200本を厳選し、5つのカテゴリに分けて収録した。