CPLD回路の電源を自動的にシャットダウン：Design Ideas アナログ機能回路（2/2 ページ）

CPLDは低電力動作モードを備えていることが多い。しかし、電池駆動のシステムでは、そのシステムを使わないときには、わずかな電力さえも使用せず、完全にパワーダウンさせることが目標になる。今回は、CPLDの内部回路と外付け部品によって、電池駆動のシステムに自動パワーダウン機能を持たせた回路を紹介する。

[Rafael Camarota（Altera），EDN Japan]

応用的な事柄に触れる

図2：n個のダイオードで構成したn×mのスイッチマトリックス （クリックで拡大）

　ここまでが自動パワーダウン機能の概要だが、ここで少し応用的な事柄についても触れておく。EPM570-T100は、ダウンロードケーブルを10ピンヘッダに接続することにより、JTAG準拠のコマンドを使って各種の設定が行えるようになっている。

　その際には、設定前、設定中、そして設定直後に外部スイッチを押し、CPLDに電源電圧が正しく供給されるようにする必要がある。なお、電源、グラウンド、JTAG信号用には特定の端子を使用するが、スイッチからの入力とパワーダウン出力には任意のI／O端子を割り当てることが可能である。

　また、プッシュボタンスイッチが多数必要な場合は、n個のダイオードを使用するだけで、n×mのスイッチのマトリックスを構成できる。図2の例では、ダイオードD₁〜D₄を介してスイッチ行をMOSFETのゲートに接続している。抵抗R₈〜R₁₁は各スイッチ列からグラウンドへのパスとして働くが、各列に対応する信号（COLUMN0〜COLUMN3）をローに保持することで消費電流を最小限に抑えるようにしている。一方、LPMカウンタによるタイマーは、各行に対応する信号（ROW0〜ROW3）によってリセットされる。

　ここでいずれかのスイッチを押すと、Q₁のゲートにローレベルの電圧が加わり、CPLDがパワーオンする。パワーアップルーティンが十分に高速であれば、アプリケーションはスイッチのマトリックスの行と列をスキャンして、スイッチを離すまでにどのスイッチが押されたのかを判断するといったことが可能である。

Design Ideas〜回路設計アイデア集

【アナログ機能回路】：フィルター回路や発振回路、センサー回路など

【パワー関連と電源】：ノイズの低減手法、保護回路など

【ディスプレイとドライバー】：LEDの制御、活用法など

【計測とテスト】：簡易テスターの設計例、旧式の計測装置の有効な活用法など

【信号源とパルス処理】：その他のユニークな回路

---

※本記事は、2008年7月29日にEDN Japan臨時増刊として発刊した「珠玉の電気回路200選」に掲載されたものです。著者の所属や社名、部品の品番などは掲載当時の情報ですので、あらかじめご了承ください。
「珠玉の電気回路200選」：EDN Japanの回路アイデア寄稿コラム「Design Ideas」を1冊にまとめたもの。2001〜2008年に掲載された記事から200本を厳選し、5つのカテゴリーに分けて収録した。