ΔΣADC内ノイズの概要 ―― 本当に必要なノイズ特性は何かを探ってみる：アナログ設計のきほん【ADCとノイズ】（3）（4/4 ページ）

これまで、アナログ/デジタルコンバーター（以下、ADC）のノイズ特性を、その特長や原因から測定方法や規定方法まで、詳しく説明しました。今回は、これまでに得られた理論的な理解を現実の設計例に当てはめていきます。最終的に「自分の設計に本当に必要なノイズ特性は何か？」という問いの答えに必要な知識を読者に身に付けてもらい、次のアプリケーションでは自信を持ってADCを選択できるようになることが目標です。

[Bryan Lizon（Texas Instruments），EDN Japan]

より高いノイズ特性を持つADCでは？

　図6は32ビットADCである『ADS1262』のノイズ表です。このADCは機能的にADS124S08と似ていますが、より高いノイズ特性を持っています。緑で塗りつぶした部分は、50nVPP以下の入力換算ノイズが得られるデータレートとノイズの組み合わせを示しており、ADS1262がシステム変更後の分解能要件を満たすことを裏付けます。

図6：『ADS1262』を使用した50nVPP以下になるデータレートとゲインの組み合わせ（注：表の値は2.5Vの基準電圧を使用した“ノイズμV_RMS（μV_PP）”を示す）

　入力換算ノイズの結果を相対パラメーターと比べてみましょう。図7で強調表示した部分は、図6と同じデータレートとゲインの組み合わせでのADS1262のノイズフリー分解能性能です。

図7：5Vの基準電圧で『ADS1262』を使用した、50nV_PP以下に対応する有効（ノイズフリー）分解能

　第2回で、多くのエンジニアが無駄にノイズフリー分解能（ダイナミックレンジ）を最大化しようと考えていると指摘しました。システムで必要な5SPSデータレートのときに、強調表示された最大値からシステムのノイズフリー分解能を計算して、このポイントを検討してみましょう。図7では、この値は23.5ビットであり、Sinc4フィルターを使用してゲインが16V/Vのときに得られます。

　図7の表題に、システム仕様の2.5Vではなく5Vの基準電圧を表の計算に使用すると書かれていることを思い出してください。この差を埋めるには、図6の分解能の値それぞれを1ビットずつ減らさなければなりません。つまり、ある特定の条件で最大で22.5ビットのノイズフリー分解能しか期待できないということです。ここで、これらの設定のときのADS1262の予想分解能損失を計算できます。

　式6の結果を使用すると、システムのノイズフリー分解能は32ビットADC使用時に16.5ビットしかありません。

　多くの人にとって、これはがっかりするような結果です。実際には得られないADCの性能にお金を払っているのではないかという懸念が当たっているように思えます。しかし、図6で同じ設定を見ると、実際には特定の条件のときに48nV_PPノイズをうまく活用していることに気付くでしょう。これは、16ビットADCはもちろん、ほとんどの24ビットADCでも得られない非常に小さい値です。

　最終的に、これが私の主張したいポイントです。システムで超低ノイズ特性が必要とされるため、16.5ビットのノイズフリー分解能（ダイナミックレンジ）を達成するには、このような高分解能ADCが必要です。このようなことから、システム性能を定義し、ADCの選択に入力換算ノイズを使用することが理に適っているのです。

　次回は、有効ノイズ帯域幅を詳しく説明し、システムに入るノイズの量を確認する方法やノイズ帯域幅を制限する方法などのトピックを掘り下げる予定です。

著者紹介

ブライアン・リゾン（Bryan Lizon）

　テキサス・インスツルメンツ 高精度ADC製品プロダクト・マーケティング・エンジニア