チップ設計にAIを TSMCとEDAベンダーの協業が加速：Cadence、Synopsys、Siemensが続々投入（2/2 ページ）

チップ設計におけるAI（人工知能）の活用が活発になっている。Cadence Design Systems、Synopsys、Siemens EDAの大手EDAツールメーカー3社は、TSMCとの連携をさらに強め、AIを活用してチップの設計や検証を加速するツールを開発している。

[Majeed Ahmad，EDN]

AIを活用してPPAを10％以上向上させたSynopsysのツール

　Synopsysは、先進のデジタルおよびアナログチップの設計、検証、テスト、製造向けの独自のAI駆動型EDAスイート「Synopsys.ai」を提供する。Synopsys.aiには、レイアウトの実装ワークフローを最適化するAIアプリケーション「DSO.ai」と、AI駆動型検証ソリューション「VSO.ai」が含まれる。

　SynopsysのCEO（最高経営責任者）を務めるSassine Ghazi氏は、「Synopsys User Group（SNUG）」カンファレンスの聴衆に対して、「Synopsys.aiはこれまでに数百のテープアウトを達成しており、AIを使用しない最適化と比較して、性能／消費電力／面積（PPA）を10％以上向上させ、検証カバレッジを2桁改善し、アナログ回路の最適化を4倍高速化した」と語った。

「Synopsys.AI」の概要［クリックで拡大］ 出所：Synopsys

AIアクセラレーター向けの高位合成ツール

　CadenceやSynopsysと同様に、Siemens EDAも、Intel FoundryやTSMCなどの大手半導体工場とのAIを中心とした提携を拡大している。同社の新しい「Solido Simulation Suite」は、ICの設計と検証向けのAIアクセラレーションシミュレーターを備えている。さらに、ASICやSoC（System On Chip）に搭載されるニューラルネットワークアクセラレーター向けの高位合成（HLS）用ソフトウェア「Catapult AI NN」も発表した。

「Solido Simulation Suite」の概要［クリックで拡大］ 出所：Siemens EDA

　半導体設計におけるAIの活用はまだ初期段階である。だが、先端の半導体製造プロセスノードにおいて、歩留まりやシリコン欠陥カバレッジを向上させるためのソリューションが切実に求められていることを考慮すれば、EDAベンダーは適切なタイミングで上記のようなツールを投入したといえるだろう。

【翻訳：滝本麻貴、編集：EDN Japan】