第5世代トレンチアシストプレーナーSiC MOSFET、Navitas：AIデータセンターなど向け

Navitas Semiconductorは第5世代「GeneSiC」プラットフォームを発表した。トレンチアシストプレーナー構造によって損失を低減し、高効率と高信頼性を実現するものである。

[EDN]

　Navitas Semiconductorは、第5世代「GeneSiC」プラットフォームとして、高耐圧トレンチアシストプレーナー（TAP）炭化ケイ素（SiC） MOSFETを発表した。新しい1200V耐圧製品群は、第4世代GeneSiC技術に基づく超高耐圧の2.3kVおよび3.3kVデバイスを補完するものだとしている。

[クリックで拡大] 出所：Navitas Semiconductor

　この最新世代は、これまでで最もコンパクトなTAPアーキテクチャを採用。プレーナゲートの堅牢性とトレンチ構造による性能向上を組み合わせることで、効率と長期信頼性を向上させている。AIデータセンター、電力網およびエネルギーインフラ、産業電化といった高電圧用途を対象としている。

　従来の1200Vデバイスと比較して、新世代ではRDS(on)×QGDの性能指数が35％改善。スイッチング損失を低減し、より低温で高周波の動作を可能しｈている。また、QGD/QGS比が約25％改善され、高いしきい値電圧を安定して維持することで、スイッチングの堅牢性を強化。高ノイズ環境における寄生ターンオン耐性を向上させている。