GaNで高効率な電源設計を、駆動方法がポイントに：次世代パワー半導体（2/2 ページ）

あらゆるパワーエレクトロニクスアプリケーションにおける主要評価基準の一つが電力密度です。これは、効率やスイッチング周波数の向上によって大幅に改善されます。シリコンをベースとした技術は進化の限界に近づいているため、設計エンジニアはソリューションを提供すべくGaN（窒化ガリウム）などのワイドバンドギャップ技術に関心を向け始めています。

[Yong Ang（ON Semiconductor），EDN Japan]

GaNでは駆動方法が重要に

　GaNデバイスの駆動に使用する方法は、比較的損傷しやすいゲート酸化膜を保護するために極めて重要です。特に大事なのは、デバイスのオン期間中に正確にレギュレートされたゲート駆動振幅を供給することです。これを実現する方法の一つとして、従来のシリコンMOSFETゲートドライバにLDOを追加することが挙げられます。ただ、この方法ではゲート駆動性能が損なわれる可能性があるため、GaNの駆動専用に設計したハーフブリッジドライバを使用する方が好まれます。

　より具体的に説明すると、シリコンMOSFETドライバの標準伝搬遅延時間は約100ナノ秒なので、500kHz〜1MHzの速度でGaNデバイスを駆動する目的には適しません。このような速度の場合、伝搬遅延は理想的には50ナノ秒以下でなければなりません。

　容量が小さいため、GaNデバイスのドレイン-ソース間の電圧スルーレートは高くなる可能性があります。これは、特に高電力アプリケーションにおいては、デバイスの早期故障、さらには突発故障にもつながる可能性があります。これを避けるには、高レベルのdv/dt耐性（100V/ns領域）が必要になります。

図2：GaNパワースイッチ用高性能650Vハーフブリッジゲートドライバ

　GaNの設計ではPCBが性能に重大な影響を与える可能性があるため、RFタイプのレイアウトで通常使用される手法がよく使われます。また、ゲートドライバには低インダクタンスパッケージ（PQFNなど）を使用した方がよいでしょう。

　オン・セミコンダクターの「NCP51820」は、GaN技術に対して使用するために特別に設計されたのハーフブリッジゲートドライバです。この製品は、標準伝搬遅延が25ナノ秒のレギュレートされた5.2Vのゲート駆動を特徴としています。最大200V/nsのdv/dt耐性を備え、低インダクタンスのPQFN型パッケージで提供されています。

まずはアダプターから採用が進む

　GaNパワーデバイスは、低電力の急速充電USB PD（Power Delivery）電源アダプターや、ゲーミングノートPC用の高電力アダプターといったアプリケーションから採用が始まると考えられます。高スイッチング周波数が必要なこれらのアプリケーションをサポートするコントローラーやドライバを利用できるからです。今後、サーバやクラウド、通信などの高電力アプリケーションに最適なドライバ、コントローラー、モジュールソリューションを利用できるようになれば、そこでもGaNが採用されるようになるでしょう。

著者：Yong Ang, Strategic Marketing Director, ON Semiconductor