半導体（2） ―― 実際に経験した不良と対策（I）：中堅技術者に贈る電子部品“徹底”活用講座（61）（3/3 ページ）

今回からは半導体製造工程の流れに従って筆者が経験した不良について説明していきます。

[加藤博二（Sifoen），EDN Japan]

後工程に関する不良

　ワイヤーボンドに関する不良は別途説明しますが一般的な工程の流れに従ってチップ分割からチップマウント、成型、組立、材料保管と説明していきます。

チップ分割時の不良

　前回説明したダイシング(チップ分割、スクライブとも呼称)工程ではダイシング･ソーを使って切削しますが物理的な切削のため、どうしても削りカス(チッピング･カス)が飛散します。切削時にはこの切削カスを洗い流しながら作業しますがどうしても洗い流せないカスが付着することがあります。このチッピング･カスの上にダイシング･ソーが乗り上げるとカスを弾き飛ばすと同時に異常な応力が発生して図2に示すウエハーの有効領域に及ぶクラックが発生することがあります。

図2：異常クラックのイメージ

　一方、図2に示すハーフカット工法においてスクライブローラーを使って圧力で押し割る時はクラックの先端がチップの有効領域に掛からないように条件設定されるのですが切込み深さや鋭さ、ウエハー自体の厚みなどのバラツキにより上手く割れず想定外のクラックを生じることもあります。

　このような異常クラックは検査で選別されるべきものですが、クラックが微少であれば特性検査をすり抜けてしまいます。検査をすり抜けたこれらのクラックは市場での電気、熱ストレスなどによって成長します。

やがて素子は成長したクラックによってその機能を失い、焼損や短絡、漏れ電流の増加などの不良に至ります。

　特にパワートランジスタなどに用いられるハーフカット工法ではチップ直下にクラックを生じると過渡熱抵抗の劣化から市場での焼損につながりやすくなります。

【対策】
　潜在的な微少クラックの発生は極少ながらも避けられないものです。組立後の検査において瞬間的に電力を与えて熱歪を発生させるパルスパワー試験でクラックを強制的に成長、破壊させ電気特性検査で選別します。この試験でクラックが成長しなければ市場でもクラックは成長しないものとみなせます。

＜補足事項＞前回は説明を省略しましたがウエハー分割の2つの工法の概要は次のようなものです。

フルカット工法	エキスパンドテープを裏面に貼り付け、ダイシング･ソーでウエハーを完全に切断後にテープを引っ張り、チップを独立させます。
ハーフカット工法	ウエハー厚みの3分の2程度まで切込み、テープの貼り付け後にローラーで押し割ります。

　今回は前工程の不良を中心について説明しましたがまだまだ多様な不良があります。次回も後工程の不良について説明したいと思います。

---

執筆者プロフィール

加藤　博二（かとう　ひろじ）

1951年生まれ。1972年に松下電器産業（現パナソニック）に入社し、電子部品の市場品質担当を経た後、電源装置の開発・設計業務を担当。1979年からSPICEを独力で習得し、後日その経験を生かして、SPICE、有限要素法、熱流体解析ツールなどの数値解析ツールを活用した電源装置の設計手法の開発・導入に従事した。現在は、CAEコンサルタントSifoenのプロジェクト代表として、NPO法人「CAE懇話会」の解析塾のSPICEコースを担当するとともに、Webサイト「Sifoen」において、在職中の経験を基に、電子部品の構造とその使用方法、SPICE用モデルのモデリング手法、電源装置の設計手法、熱設計入門、有限要素法のキーポイントなどを、“分かって設計する”シリーズとして公開している。

⇒連載『中堅技術者に贈る電子部品“徹底”活用講座』バックナンバー

⇒次の記事読む