Blackfinへと至る道 40年現役のADI「SHARC」：マイクロプロセッサ懐古録（20）（4/4 ページ）

今回と次回で、Analog Devices（ADI）のDSP＋CPUである「Blackfin」を取り上げる。まずはその“前哨戦”として、ADIのDSP「SHARC」が開発された経緯をたどりたい。

[大原雄介，EDN Japan]

40年現役のSHARC

　これでSHARC/SHARC+/SHARC-FXのラインアップを簡単にご紹介した訳だ。1987年に発表されてからほぼ40年近く現役（SHARC-FXは別だが、まだSHARC+ベースの製品は供給され、新規設計にも利用可能とされている）なのだから恐れ入る。ただ実はもう一つSHARCシリーズには派生型がある。それが基地局向けのTigerSHARCである（図15）。1998年にTigerSHARCのアーキテクチャが発表され、1999年には初の製品であるADSP-TS001（図16）が発表される。

図15：まだADIのWebサイトに、このロードマップが掲載されているのが何とも……［クリックで拡大］

図16：構造的には第2世代のSHARCに似ている感はあるが、Register Fileのサイズが16×40bit→32×32bitになるなど、通信向けが主眼である［クリックで拡大］

　この時は（当時の）次世代移動体通信システム（IMT-2000）やADSLなどのインフラ向けとしてリリースされた。通信向けの場合、データサイズが用途によって異なる（Audio Codecなら16bit、Echo Cancellingだと8bitなど）事もあり、SHARCとはまたちょっと実装が異なっている。ADSP-TS001は動作周波数150MHz、On-Chip SRAMは2Mbitとそこそこの性能だったが、2001年には3G携帯電話基地局向けに特化したADSP-TS101Sが提供される。このADSP-TS101Sでは動作周波数300MHs、On-Chip SRAM 6Mbitに強化されたほか、Chip Late/Symbol Rateの処理に特化した専用回路を設ける等することで、FPGAよりも安価かつ低消費電力に基地局を実現できるとされていた。これに続き2003年には動作周波数を最大600MHzまで引き上げ、6MbitのオンチップSRAMの代わりに24Mbit オンチップDRAMを搭載したADSP-TS200Sシリーズを発表するが、ADSP-TS101Sは現在も生産が続いているにもかかわらず、ADSP-TS200Sシリーズが既に生産中止というあたり、ニーズをつかみ切る事は出来なかったようだ。

　ということで本命のBlackfinの話に移る前にSHARCで1回終わってしまった。次回こそはBlackfinの話をしたいと思う。

⇒「マイクロプロセッサ懐古録」連載バックナンバー一覧