高速伝送の代表的な物理層 LVDS・PECL・CML：高速シリアル伝送技術講座（3）（4/4 ページ）

今回は、高速差動伝送で使用されている代表的な物理層である「LVDS」「PECL」「CML」の特長、接続方法、用途例を紹介していきます。

[河西基文（ザインエレクトロニクス），EDN Japan]

その他の物理層

　LVDS、PECL、CMLなどの各物理層で使用している基本的な技術は、アプリケーションに特化し開発された他の物理層でも採用されています。

1）TMDS 物理層

　家電製品やPCのDVI、HDMIで使用されているTMDS（Transition-minimized differential signaling）で使用されている物理層です。図10のようなCMLドライバのコレクタ側Vccに接続される抵抗R5、R6を受信側に移したような構造を持ち、DC接続で使用します。シングルエンドのオープンコレクタを小振幅差動伝送に対応させたとも言えます。LVDSと同じく受信端終端のみのため、振幅が同じ場合は両終端のCMLよりも消費電流は低くできますが、エッジレートはCMLよりも遅くなります。

図10：TMDSドライバ等価回路と受信側終端

2）M−LVDS（Multipoint LVDS ／ ANSI/EIA/TIA-899 2002）

　LVDSの技術を使用し、バス接続のトポロジでスロット数とスピードの向上を目的として開発された仕様です。図11のように差動信号でバスを構成し、2カ所の終端部分に終端抵抗を配置します。

左＝図11：差動バス接続トポロジ
右＝図12：M-LVDSドライバ等価回路

　図12のようにLVDSドライバ定電流源の3.5mAから3倍程度の11mAに変更し、バス接続のトポロジで必要な両終端（R1、R2）でも振幅が小さくならないように対応しています。またバススロットなどのインピーダンス整合が乱れる部分の反射を低減するため、ドライバのエッジレートtr/tfを1000ピコ秒（最小）に低速化しています。

3）GTL（Guning Transceiver Logic ／ JEDEC JESD 8-3 1993）

　基板上のシングルエンド信号の伝送で使用されています。こちらもバス接続の高速伝送技術の1つで、送信側は低振幅のオープンドレイン（CMOS）もしくはオープンコレクタ（バイポーラ／Bi-Polar）のロジック出力、伝送路は特性インピーダンスが定義されたシングルエンド、受信側はLVDS、PECL、CMLと同様に低振幅で動作可能な差動増幅回路が使用されています。

　古くからある仕様ですが、高速伝送を行うために必要なドライバ側の低振幅と受信側の差動増幅器の基本的な構成となっていて、図5右下に示したシングルエンド接続と同等です。GTL＋、AGTLなど高速な派生仕様があります。

図13：GTL
ODドライバ、伝送路、差動レシーバーの構成

　第3回は高速伝送で使用される各種物理層の特長について説明しました。各物理層が採用している信号伝送で必要な共通の技術が見えてきたのではないでしょうか？

　次回は接続形態（トポロジ）、特性インピーダンスについて説明していきます。

筆者Profile

河西基文（かわにし　もとふみ）／ザインエレクトロニクス シニアエキスパート

　ナショナルセミコンダクタージャパンやジェナムジャパンなど、25年にわたり高速通信系半導体の製品開発・サポートおよびマーケットの開拓に従事。伝送路を含んだ半導体の高速設計手法が確立されていない時代に、LVDSオーナーズマニュアルの作成など、同マーケットの成長・普及に寄与してきた。

　現在は日本のSerDes製品開発の先駆者的存在のザインエレクトロニクスで、プロダクトマーケティング・開発支援や人材育成などを行っている。