第2回 プリント基板上の電源供給問題を一気に解決：【ビデオ講座】アナログ設計の新潮流を基礎から学ぶ

[PR／EDN Japan]

PR

電子回路設計のヒント集Tech＆Info top＞

【ビデオ講座】第2回 プリント基板上の電源供給問題を一気に解決 （クリックで動画再生）

　半導体製造技術の進歩が目覚ましい。加工寸法の微細化は猛スピードで進んでおり、すでに45nmプロセスが当たり前の状況になっている。32nmプロセスについても、一部の半導体メーカーで実用化が始まっている。

　半導体製造技術の微細化は多くのメリットをもたらす。具体的には、小型化や低消費電力化、低コスト化などである。パソコンや携帯電話機、カーナビ、デジタル・カメラなどにおいて高機能化と同時に、小型軽量化や低コスト化を実現できたのは、半導体製造技術の進歩のお陰と言って過言ではないだろう。

　ただし、良薬は口に苦し。メリットがあればデメリットもあるのが世の常だ。半導体製造技術の進化のデメリットとしては、以下の2点が挙げられる。低電圧大電流化と多電源化である。この二つのデメリットが、LSIに電力を供給する電源回路の設計を困難なものとしている。現在、電子機器メーカーでは経験豊富な設計者の経験と勘に頼って、この難問を何とかクリアしているのが実情だ。

　こうした状況を改善すべく、米ナショナル セミコンダクター社は新しいオンライン設計支援ツール「WEBENCH® Power Architect」を開発した。このオンライン設計支援ツールを使えば、実際に設計を開始する前に、電源回路の最適化をパソコン上で実行できるようになる。すでに、サービスを開始しており、同社のウェブサイトにおいて無償で利用できる。この記事が掲載されているEDN Japan「Design Hint & Tips」の画面右上の入力画面から利用するのが便利だ。

低電圧大電流化と多電源化が大きな課題に

　低電圧大電流化と多電源化という二つのデメリット。

　低電圧大電流化は、半導体製造技術の微細化によるトランジスタの耐圧の低下が引き起こした現象である。耐圧が下がれば、LSIの電源電圧を下げざるを得なくなる。この結果、1990年代前半までは＋5Vが当たり前だった電源電圧は、微細化の進展とともに＋3.3V、＋2.5V、＋1.8V、＋1.5V、＋1.2V、＋1.1Vへと低下している。将来的には、＋1.0Vを切るのはほぼ間違いない。一方でLSIの消費電力は、電源電圧が低下しているにもかかわらず、増加の傾向が続いている。微細化が進んだ結果、1枚のシリコン・チップにさまざまな機能を集積できるようになったからだ。つまり、低電圧化と大電流化が同時に進行しているわけである。

　ところが、電子機器への入力電圧は昔からほとんど変わっていない。例えば、入力電圧を＋12Vと想定すると、プリント基板上でこの電圧を約＋1Vまで降圧してLSIに供給する必要がある。だが、供給電流は数A?十数Aと大きい。このため、プリント基板の電源供給ラインの抵抗だけで電圧値が数百mVも降下することになる。これでは、正確な電源電圧を供給できない。最悪の場合、LSIの誤動作という事態も想定される。さらに、電源供給ラインの抵抗で消費される電力も無視できない量に達してしまう。

　もう一つのデメリットである多電源化も、直接的ではないが、半導体製造技術の微細化が招いた現象だと言える。FPGAやASIC、プロセッサ、DSPなどのデジタルLSIは、小型化や低消費電力化、低コスト化といった微細化のメリットを享受するため、最先端の半導体製造技術を適用する。このため、デジタル信号処理を担うICの電源電圧は、＋1.1Vや＋1.2Vといった極めて低い。ところが、A-D変換器やD-A変換器、アンプなどのアナログ信号処理を担当するLSIなどは、高い線形性と精度で信号を処理する必要があるため、ある程度大きい電圧振幅が必要になる。このため、一般には＋2.5Vや＋3.3Vといった電源電圧を使う。このほか、モーター駆動用に＋5Vや＋12V、液晶パネル駆動用に＋12Vといった高い電源電圧が必要だ。このように、機能によって最適な電源電圧を使い分けている。こうした動きが多電源化を招いた。

最適な電源供給方法とは？

　低電圧大電流化と多電源化という2つの課題に対して、電子機器メーカーは2つの技術を組み合わせることでクリアしようとしている。中間バス技術とPOL（Point of Load）コンバータ技術である。

　具体的には、次のように組み合わせる。まず、プリント基板の入り口に実装した降圧型DC-DCコンバータで、入力電圧をいったん＋12Vや＋7V、＋5Vといった比較的高い電圧に下げてから、プリント基板上の電源供給ラインでLSIの近くまで配電する。比較的高い電圧で配電するため、プリント基板上の配線に流れる電流量は比較的小さくなる。従って、ムダな電力消費も抑えられるわけだ。そしてLSIの近くでPOLコンバータを使って、LSIに必要な低い電圧に変換して供給する。こうすれば、電源電圧が約＋1Vと低くても電力を送る距離が短いので、電圧降下分をわずかな値に抑えながら、LSIが必要とする電圧を正確に供給できるようになるわけだ。

　しかし、中間バスとPOLコンバータを組み合わせた解決法を採用することはそう簡単ではない。考慮すべき事柄がいくつも存在するからだ。例えば、「中間バスを使うのか、使わないのか」「使うのならば中間バスは何Vに設定するのか」「どのようなPOLコンバータを採用するのか」などの事柄である。しかも、設計対象となる電子機器によって、コストや実装面積、変換効率といった制約条件が異なる。「中間バスやPOLコンバータの考え方自体は難しいものではないが、こうした制約条件の中で、いくつもの考慮すべき事柄に対して、最適な判断を下すのは極めて難しい。これまでは、設計者が長年培った経験と地道な計算をし、多くの時間を費やして判断していた」（ナショナル セミコンダクター ジャパン　マーケティング本部　プロダクトマーケティング課長の山田浩二氏）という。

使い方はシンプル

図1　数値を入力する画面
入力電源の電圧範囲や電流容量のほか、負荷の電源電圧/供給電流を入力する。「Add Load」のボタンを押すことで、複数の負荷を登録することが可能だ。

　ナショナル セミコンダクター社が実用化したオンライン設計支援ツール「WEBENCH Power Architect」は、こうした問題を解決することを目的に開発された。

　使い方はいたってシンプルだ。ユーザーが実行しなければならないことは、入力電圧/電流や、動作温度、負荷の電源電圧/供給電流を入力するだけである。後は、画面右上の「Submit Project Requirements」というボタンを押すだけで、解析結果が表示される。なお、同社が2010年1月末に発表したDC-DCコンバータ・モジュール「SIMPLE SWITCHER® Power Modules」を解析対象に含める場合は、「Prefer Modules Solutions」ボタンのチェックボックスにチェックを入れればよい。

　ここでは通信インフラ装置を例に、WEBENCH Power Architectの具体的な使い方を説明しよう。プリント基板上には、FPGAやASIC、メモリー、アナログ・フロントエンドといった負荷が搭載されていると仮定する。入力電圧は最小10V、最大14V、入力電流は最大20A、動作環境の温度は30℃。各負荷の電源電圧と供給電流は、FPGAのI/Oインタフェースが3.3V/3A、FPGAのコアが1.2V/4A、メモリーが1.8V/2A、ASICが1.1V/3A、アナログ・フロントエンドが2.5V/1Aと仮定する。こうした情報を入力し（図1）、「Submit Project Requirements」ボタンを押すと解析結果が表示される。

制約条件に合った最適解が得られる

図2　解析結果
画面左上に表示されているのが、BOMコスト、実装面積、変換効率という三つのパラメータの重み付けを変えて解析するダイヤルである。

　図2に解析結果を示す。WEBENCH Power Architectの最大の特徴は、種々考えられる電源構成(配電方法)に関して電源ICおよびその周辺部品も含めたBOM（bill of materials）コスト、実装面積、変換効率という三つのパラメータによる最適な解を求められ、従来経験を頼りに試行錯誤していた内容が短時間に得られる点にある。

　解析のポイントは五つ用意されている。「ダイヤル1」は実装面積を最優先にした場合、「ダイヤル2」はBOMコストを低減しつつ、実装面積も考慮した場合、「ダイヤル3」は三つのパラメータをそれぞれ均等に考慮した場合、「ダイヤル4」は変換効率を優先しつつ、BOMコストも考慮した場合、「ダイヤル5」は変換効率を最優先した場合である。なお、「Submit Project Requirements」を押して画面が切り替わった最初の段階では、ダイヤル3における解析結果が表示される。ダイヤルを別のダイヤル位置に合わせると再び解析が始まる。

　解析が終わると、その結果が画面中央下に数値で表示される。例えば、今回の通信インフラ装置の例でダイヤル5に合わせると四つの解析結果が示される。その中の一つである「PA_Project_500」では、変換効率が88.33％、実装面積が5852mm²、BOMコストが34.73米ドルとなった。

　このほか、解析結果は画面左下のバブル・チャートでも表示される。縦軸は実装面積（mm²）、横軸は変換効率（％）で、円（バブル）の大きさでBOMコスト（米ドル）を示す（図3）。さらに、画面右上には各解析結果の詳細、画面右下には解析結果ごとの配電トポロジーと、そのトポロジーで使うDC-DCコンバータIC/モジュールの型番などが示される。

図3　バブル・チャート
解析結果を表示したチャートである。変換効率（横軸）と実装面積（縦軸）のグラフとともに、円（バブル）の大きさのBOMコストを示した。

フィルタリング機能で検討時間を短縮

図4 　フィルタリング機能で解析結果を絞る
変換効率と実装面積、BOMコスト、BOMカウントの四つのパラメータに対応したフィルタ・バーが用意されている。それぞれのバーを調整することで、制約条件に合わせて解析結果を絞り込むことができる。

　こうした機能を使うことで、さまざまな解析結果が得られる。この中から最適な解析結果を選ぶわけだが、どのように検討すればよいのだろうか。画面に表示される情報を基に検討を進めることも可能だが、画面中央上にあるフィルタリング機能を使うと便利だ。変換効率と実装面積、BOMコスト、BOMカウント（部品点数）の四つのパラメータに対応したフィルタ・バーが用意されており、設計案件に課せられた制約条件に合わせて調整することで解析結果を絞る。

　今回の通信インフラ装置の例において、変換効率を80％以下、BOMコストを40米ドル以下、実装面積を2000mm²以下に合わせると、解析結果は三つに絞られる。この三つの解析結果を検討し、最適なものを選べばよい。比較的短時間で最適な配電トポロジーが求まるだろう。

図5　最適な配電トポロジー
最終的に選択した解析結果の配電トポロジー。3.3Vの中間バスを使って、1.1Vと1.2Vという低い電源電圧を必要とするFPGAとASICに電力を供給する。

　今回の例で、最適な解析結果と判定したのは「PA_Project_300」だった。変換効率は79.81％、実装面積は1785mm²、BOMコストは35.64米ドルである。配電トポロジーは、3.3Vの中間バスを利用するというものだ。具体的には、FPGAのコア部（1.2）とASIC（1.1V）の電源電圧は、3.3Vの中間バスを介して変換し、メモリー（1.8V）とアナログ・フロントエンド（2.5V）の電源電圧は入力電圧を直接変換して供給するというトポロジーである。この結果についてナショナル セミコンダクター ジャパンの山田氏は、「一般に、中間バスを利用すると変換効率が低くなると考えられている。しかし、今回のケースでは、中間バスを採用しているものの、変換効率は比較的高い。しかも、実装面積とコストの両方を低く抑えられる。頭の中で考えただけではなかなか得られない結果だと言えるだろう」と指摘する。

　これで最適な配電トポロジーが求まった。しかし、プリント基板上の配電系に関する設計はこれで終わりではない。配電系を構成する各DC-DCコンバータの特性を最適化する必要がある。具体的には、出力リップル電圧や負荷応答、発熱量などを要求仕様に合致しているかの確認が不可欠である。こうした評価も机上検討が行えるように、ナショナル セミコンダクター社では電気的、熱的なシミュレーションができるデザインサポートツールを用意している。このツールの詳細は次回紹介しよう。

次回予告
第三回目：WEBENCH® Power Designerのシミュレーション機能を活用

今回の問題提起を受けて、電源設計のデザインサポートツールとしてWEBENCH® Power Designerをご紹介します。実際に使用しながらこのツールの特徴や機能などを詳しくご説明します。

電子回路設計のヒント集Tech＆Info top＞