LVDSを基礎から理解する、さらなる高速/長距離化を可能にする技術（前編）：【ビデオ講座】アナログ設計の新潮流を基礎から学ぶ

[PR／EDN Japan]

PR

電子回路設計のヒント集Tech＆Info top＞

【ビデオ講座】LVDS（第2回）LVDSを基礎から理解する、さらなる高速/長距離化を可能にする技術（前編） （クリックで動画再生）

　電圧振幅が350mVと極めて小さい差動信号を使うことで、高速なデータを長距離伝送することを可能にするLVDS （Low Voltage Differential Signaling）。プリント基板上での高速データ信号の伝送や、通信/ネットワーク機器のバックプレーン接続、画像信号のケーブル伝送などのアプリケーションで広く採用されている。

　このLVDSを1995年に業界に先駆けて製品化し、今では業界のリーダー的な役割を果たしているナショナル・セミコンダクター社は現在、LVDSなどを含む通信/インタフェース関連チップを300品種以上販売している。これらの品種は、大きく三つの製品分野に分けられる。「ドライバ/レシーバ」、「SerDes」、「シグナル・コンディショニング」の三つだ。前回の「LVDSを基礎から理解する、高速、長距離、低EMIの理由」では、ドライバ/レシーバを取り上げ、技術的な詳細を解説した。今回は、残る2つの製品分野であるSerDesとシグナル・コンディショニングについて解説する。

2つのクロック伝送方法

　まずは、SerDesである。SerDesは、シリアライザとデシリアライザという二つのチップで構成されている。シリアライザの役割は、TTL/CMOSレベルのパラレル信号を1つにまとめてLVDS信号へとシリアル化すること。デシリアライザの役割はその逆で、シリアルのLVDS信号をTTL/CMOSレベルのパラレル信号に戻すことである（図1）。

図1　SerDesの原理
SerDesは、シリアライザとデシリアライザで構成されている。シリアライザでパラレル信号をLVDS対応のシリアル信号に変換し、デシリアライザでこのシリアル信号を元のパラレル信号に戻す。LVDSを利用することで、高速信号を長距離伝送できるようになる。

　ここで問題になるのは、クロック信号の扱い方である。ナショナル セミコンダクター ジャパンのマーケティング本部でプロダクトマーケティング課長を務める河西基文（かわにし・もとふみ）氏によると、「当社が1995年に製品化したLVDS対応SerDesチップでは、シリアル化したデータとは別の配線でデータを伝送するクロック別送方式を採用していた」という。具体的には、21ビットのパラレル信号を7ビットずつ3本のシリアル信号に変換し、3本のLVDSデータ信号ラインと、1本のクロック信号ラインの合計4本のラインで情報を伝送していた（図2）。

図2　クロック別送方式とクロック埋め込み方式
クロック別送方式は、データとは別の信号ラインでクロックを伝送する方式である。構成は単純だが、信号の長距離伝送や高速伝送でデータとクロックの間のスキューが問題になる。この問題を解決する方式がクロック埋め込み方式である。データとともにクロックも1本の信号ラインで伝送する方式である。

　クロック別送方式には、構成がシンプルというメリットがある。しかし、アプリケーションの進化に伴い、クロック別送方式の欠点が徐々に顕在化し始めた。「データ伝送速度の高速化、データ伝送距離の延長によって、データ信号とクロック信号の間の時間差であるスキューが大きな問題として浮上してきた」（同氏）という。このため、プリント基板上の配線やケーブル配線の設計が格段に難しくなってしまったのだ。

　そこで新たに登場したのがクロック埋め込み（クロック・エンベデッド）方式である（図2）。この方式は文字通り、シリアルのデータ信号の中にクロック信号を埋め込んでしまうというものだ。従って、クロック専用のラインはいらない。1本の差動ラインで、データ信号もクロック信号も送る。従って、スキューの問題は理論上発生しないため、高速伝送や長距離伝送が可能になる。

　ただし、クロック埋め込み方式を利用する場合には注意が必要だ。データ信号とともにクロック信号もまとめてシリアル化するため、伝送信号のシリアル・レートが高くなってしまう。つまり、信号が高速化＝高周波成分が多くなる。一方、配線ラインやケーブルは、低域通過（ローパス）フィルタとして機能する。従って、信号の高周波成分が大きく減衰してしまい、正しいデータを伝送できなくなる可能性がある。このため、「減衰してしまう高周波成分を補償する仕組みを導入する必要がある」（同氏）という。

AC結合への対応が進む

　LVDSに対応したシリアル信号伝送には、もう１つ考慮すべき問題がある。それはDC（直流）結合とAC（交流）結合のどちらを採用するかという問題だ。

　LVDS対応のSerDesチップが実用化された当初は、同一のプリント基板上もしくは短いFFC/FPCケーブルを介してのLSI間でデータを伝送する用途がほとんどだった。従って、それぞれのLSIのグラウンド電位は同じである。DC結合で問題なく動作し、AC結合を使う必要はなかった。

　ところが、アプリケーションの拡大とともに、「1990年代の後半ごろから、LVDS対応のSerDesチップを長い距離のプリント基板間や装置間のデータ伝送で採用したいという声が高まってきた」（河西氏）という。長い距離の場合は、グラウンド電位が異なる場合がある。一般的に、グラウンド電位が1/2Vcc（電源電圧）以上異なれば、デジタルデータのDC結合では「0」と「1」の判別が付かなくなり、データを正しく伝送できなくなる。そこでAC結合の採用が始まったわけだ。

　ただし、AC結合を採用するには、1つの問題をクリアしなければならない。AC結合ではDC成分を送ることができないため、伝送信号のDCバランスを確保する必要があることだ。DCバランスを確保する方法はいくつかある。例えば、伝送情報にDCバランスのためのビットを追加する方法や、通信機器などで盛んに使われている8B10Bコーディングといった方法である。最近製品化されているクロック埋め込み方式のLVDS対応SerDesチップではほとんど、こうしたACカップリングのためのDCバランス・コーディング機能が採用されている。

24ビット・データをクロックとともに伝送

　ナショナル セミコンダクター ジャパンが販売するLVDS対応SerDesチップの中で代表的な製品は「Channel Link II」ファミリと「FPD Link II」ファミリである。いずれもクロック埋め込み方式とAC結合に対応している。

　例えば、Channel Link IIファミリの中に、シリアライザ・チップ「DS92LV2421」とデシリアライザ・チップ「DS92LV2422」がある（図3）。主なアプリケーションは、ディスプレイ、通信インフラ装置やネットワーク装置、ストレージ装置、プリンター、画像処理装置などである。

図3　クロック埋め込みとAC結合を採用したSeDesチップ
ナショナル セミコンダクター ジャパンが販売するSerDesチップ「DS92LV2421/DS92LV2422」である。24ビットのパラレル・データとともにクロックをシリアル信号に変換して伝送する。スループットは2.1Gビット/秒。伝送距離は、カテゴリー5（CAT5）のより対線を使った場合に約10mである。

　24ビットのパラレル信号を1本のLVDS信号に変換して伝送する。クロック信号は、このLVDS信号に埋め込む。AC結合に対応するため、DCバランスを確保するデータ・コーディング機能も搭載した。スループットは最大で2.1Gビット/秒。伝送距離はカテゴリー5（AWG24）のより対線を使った場合で10m、フレキシブル基板を使った場合に2m程度が得られる。同軸ケーブルのシングルエンド・モードもサポートしており、安価な同軸ケーブルである「5D-FB」を使えば、30m程度のデータ伝送が可能になる。

　さらに、Channel Link IIファミリでは、高速化と長距離化を目的に、デエンファシスとイコライザというシグナル・コンディショニング技術を採用している。その詳細にはついては、後編で詳しく解説する。

電子回路設計のヒント集Tech＆Info top＞