パッケージ技術の進化を迎え撃つ、LSIとパッケージの協調設計（1/2 ページ）

EDAベンダーは現在、「LSI/パッケージ協調設計ツール」の開発に積極的だ。LSI設計者とパッケージ設計者がより効率よく、共同で設計を進められるツールである。

[Michael Santarini，EDN]

　LSIとパッケージは従来、別々のグループが設計していた。しかし、コスト削減や開発期間の短縮を求められていることに加え、SIPやマルチチップモジュール、積層チップなどにおいて複雑なパッケージが一般化してきたことから、LSIとパッケージの設計者がより密接に協力し合う必要がでてきた。このような状況を受けて、米Cadence Design Systems社、米Synopsys社、米Magma Design Automation社、米Ansoft Corp社、米EEsof社、米Optimal Corp社、米Rio Design Automation社をはじめとするEDAベンダーが協力して、LSIとパッケージの設計者がより効率的に共同作業を進められるようなツールの開発への取り組みを始めている。

既存フローの見直し

　10年前の設計プロセスにおける配置・配線工程では、LSI設計チームがExcelでI/Oピンの要件と割り当てを考えながらLSI設計図を作成していた。そしてできあがったスプレッドシートを、壁を隔てたパッケージ設計グループに渡すのだ。パッケージの設計者はその仕様に基づき、Auto CADや独自のCADツールなどを使ってパッケージを作成し、後でテストシリコンを入手してからシステムの調整を行う。グループは互いに、スプレッドシート上の数字を計算しなおしては変更の発生を相手に伝えていた。

　このやり方は決して効率的ではなかったが、かといってそれほど苦痛でもなかった。しかし、トランジスタとI/Oの数が増えるに従って、スプレッドシートを使っての作業は非現実的なものになってきた。さらに今日の設計では、高速RFを組み込んだり、パラレルバスではなくシリアルインターコネクト構造を使用するのが一般的になっている。そのため設計者は信号の高速化に伴う品質、電力、熱の問題への取り組みに加え、LSI、パッケージ、PCボードのすべてにおいて回路とEM（電磁気）の徹底的なシミュレーションと分析を行う必要がでてきた。

　こうした問題に加えてさらに厄介なのが、パッケージ設計者が新しい材料を採用し始めたことだ。ワイヤーボンディングからフリップチップ実装に移行しているほか、空冷または液冷式のパッケージさえ使い始めている。言うまでもなく、パッケージがより複雑になればコストも増える。パッケージの単位コストはチップよりも高いと指摘するアナリストもいる。従来のパッケージでさえ複雑になってきているところにきて、SIPを採用している設計の複雑さは指数関数的に増大しているといっても過言ではない。

　SIPは貧乏人のSoCだと言われてきた。しかし、特定の市場ではSIPの有用性が認められつつあり、変化の激しい市場を相手にしているベンダーや、単純に1つのチップでアナログとデジタルの混在設計を行ないたくない設計者には人気がある。フラッシュのベンダーである米M-Systems社などは、SoCアーキテクチャからSIPに移行したベンダーの良い例だ（別掲記事「“M”は“モノリシック”にあらず」参照）。しかし、SIPやさらに最新のシングルチップパッケージを採用して、シミュレーションや解析などで設計上の課題に対処していくには、LSIとパッケージの設計者が今までよりも密接に協力し合う必要がある（別掲記事「2つの方法論」参照）。

　米Cadence社Allegroシステム部門SIPマーケティング担当副社長のJaime Metcalfe氏は、パッケージ設計メーカーでさえも、これまでの「壁の向こう側にチップを渡す」やり方では最早うまくいかないという。実際、プリント基板にフィットするようにLSI設計者とASICハウスでピン構成を決定して、設計して欲しいという顧客からの要望も増えてきているという。特に携帯機器市場ではそのニーズが顕著だ。「プリント基板は携帯電話機で最もコストがかかる部品の1つ。だから、そのピンを最適化できれば、携帯電話機のメーカーはパフォーマンスの目標を達成したうえでプリント基板内の層数を減らすことができる。コストも削減できるだろう」（Metcalfe氏）。

“M”は“モノリシック”にあらず

　何年も前のことだが、M-Systems社は「MDOC（monolithic disk on chip）」というハイブリッドNAND型デバイスを発売した。NAND型フラッシュとコントローラ、ソフトウエア機能をSoCに実装して1つのチップに集積したものだ。M-Systems社モバイル部門副社長のAriel Mashkovitz氏は、その時その時の急成長市場に合わせてサプライヤが密度をどんどん上げていくため、NAND型フラッシュごとに新しいSoCを開発するのは非現実的であるということにM-Systems社は早くから気付いていたと語る。

　そのためM-Systems社は、コントローラと関連ソフトウエアを1つにまとめたLSIとNAND型フラッシュを実装したSIP（system-in-package）に移行した。この方法であれば、1つのパッケージ内で、異なるベンダーからの多様なNAND型フラッシュに合わせてコントローラ内のソフトウエアを調整できる。顧客の製品開発過程でより密度の高いNAND型フラッシュが開発されれば、M-Systemsはビット数の少ないNAND型フラッシュをすばやく交換できる。現在ではこのSIPモデルがM-Systemsの柱となっているため、同社はその名前をmonolithic disk on chipから「mobile disk on chip」に変更した。

2つの方法論

　LSIとパッケージの協調設計は、今日のASICベンダーが共通して直面している課題である。米LSI Logic社とNECエレクトロニクスは協調設計に関する似たような問題に直面しているが、それを解決するために用いている方法とツールは若干異なる。

　LSI Logic社では、設計者が最初からパッケージングのことを考慮に入れて設計できるように統合チームをつくっている。LSI Logic社マーケティングマネジャーのYogi Ranade氏は、LSIではASIC設計者とチップ/パッケージ信号品質スペシャリスト、パッケージ設計者/レイアウトスペシャリスト、システム/メソドロジエンジニアで設計チームが構成されているという。「全員が率直な意見を交わしながら、すばやくwhat-if（もし〜だったらどうなるか）のシナリオをつくっている。異なる言語を使うので、使うツールも違う」とRanade氏はいう。

　Radane氏によれば、LSIでは通常、信号品質エンジニアがAnsoft社のTurbo Package AnalyzerまたはOptimal Technology社の3Dフィールドソルバーを使っているという。パッケージ設計者はCadence社のAPD（application parameter descriptor）ツールを、LSI設計エンジニアは一般的なASICツールを使っているらしい。

　現在の市販ツールは標準的なフォーマットをサポートしているため、チームでファイルをやり取りすることはできるが、領域を超えた設計・分析フローは改善していく必要があるとRanade氏は語る。

　「パッケージング環境でさっと回路図をつくってから、信号品質のwhat-if分析によってどのトレースが接続不良の原因となるかが分かればどんなにいいだろう。そうなればLSI設計の信号品質を上げることができる。こうしたwhat-if分析が行えるようになるにはまだしばらくかかるだろう」（Ranade氏）。

　Ranade氏は、システムレベルのエンジニアがLSI/パッケージエンジニアと問題を共有できるようになれば、この方法もさらに改善されるようになるという。「現在は、シリコン上の再分散レイヤからワイヤーボンディングパッドに配線している。この分野ではかなりの分析を重ねているが、EDAツールがあればもっと効果的にワイヤーボンディングパッドへの配線を行えるだろう」。

　NEC Electronics Americaのシニアエンジニアリングマネジャー、Han Park氏は、NECエレクトロニクスにはLSI設計者と密接に協力し合っている特別なパッケージ設計グループがあるという。EDA業界でのツールフローの開発が遅れているため、このグループは独自の設計ソフトウエアとメソドロジを開発した。

　「数年前、もはやパッケージだけを設計することはできないと悟った。チップとパッケージを同時に考えなければならない時期にきている」とPark氏はいう。Park氏は、LSI設計者が最初からパッケージにまつわる問題を認識できれば、パッケージングで問題が発生しないように機能をレイアウト上に配置できるという。そして、パッケージ設計者がチップの問題に早くから気付いていれば、パッケージ上の問題の部分にデカップリングコンデンサなどの機能やシールディングを追加できる。NECエレクトロニクスのツールにはRLC抽出機能のほか、信号/電源品質分析機能もある。現在はフリップチップパッケージングもサポートされているが、同社のツールアーキテクトは今年前半の完成をめどにワイヤーボンディング設計向けのバージョンを開発中である。

　Park氏は、NECエレクトロニクスがこのツールを市販することはないという。そして同社は常に市販ツールを評価しており、EDA業界が同社よりも優れたフローを提供すれば、そちらに移行するだろうと語っている。