メディア

AI用SoCの開発を高速化する「NoCタイリング」：SoC設計の新たなトレンド（2/2 ページ）

» 2025年01月29日 11時00分公開

NoC対応タイリング

　「NoC対応タイリング」という言葉は、SoC設計における新たなトレンドを指し、この進化的なアプローチは、実績のある堅牢なNoC IPを使用することで微細化を容易にし、設計時間を短縮し、テストを高速化し、設計リスクを低減します。

　NoC対応タイリングは、従来通り設計者が1つのPEを作成するところから始まりますが、NoCツールを使ってPEを自動的に複製し、NoCを生成し、PE内のNIUをコンフィギュレーションすることができます。設計者はアレイの必要な寸法を指定するだけでよいのです。

図3. NoC対応タイリング出所：Arteris

　この"correct by construction"アプローチは、アレイの生成プロセスを劇的に高速化するだけでなく、人為的なエラーの可能性を排除します。また、設計チームは、SoC開発プロセスの早い段階でPEに対する変更要求に迅速かつ容易に対応することができ、さらに派生デザインの作成を含め、微細化や設計の再利用が非常に容易になります。

進化する市場

　Arterisは、市場を形成するリーダー企業各社とともに、進化するIPとSoC設計の課題に取り組んでいます。Arterisは、顧客が現在開発中のAI SoC設計の分析に基づき、今日のAIにおける主要な垂直方向と水平方向でのソフトタイリングの相対的な使用状況を決定しました。これは図4に示されており、円の面積はアプリケーションのユースケースの相対的な数を反映しています。

図4. 今日のAIにとって重要な垂直方向と水平方向のNoC対応タイリング出所：Arteris

まとめ

　数十億トランジスタのSoCを設計するには時間がかかり、多くの課題があります。

　SoCデバイスの中には、AIアプリケーション向けなど、PEのアレイで構成されるNPUのような機能を含むものもあります。NoC対応タイリングは新しいトレンドであり、サポートするソリューションは少ないですが、ArterisのNoC IPはその一つとなっています。

筆者紹介

Andy Nightingale：Arteris プロダクトマネジメント・マーケティング担当副社長。ハイテク業界で37年以上の経験を持ち、そのうちの23年間はArm社でさまざまなエンジニアリングやプロダクトマネジメントの職務に従事。

原文へのリンク

NoC（Network-on-Chip）こそがSoCである
NoC（Network-on-Chip）とはどのようなものか。これから複数回にわたり考察していきます。
構造化アセンブリを始めよう
日々、複雑化するSoC（System-on-Chip）の設計。そうした中でSoC設計に「構造化アセンブリ」を導入することで、多くの課題を解決、回避できる。そこで、構造化アセンブリについて紹介する。
電力管理と機能安全でもNoCに勝るものなし
電力管理や機能安全などこれまでのクロスバーベースのインターコネクトでは実現不可能な機能が、いかにNoC（Networks-on-Chip）テクノロジーによって可能になるかについて考察します。