30年前に関わった半導体用温調器、調査で判明した設計の盲点：Wired, Weird（2/4 ページ）

[山平豊（Sunny Thank You），EDN Japan]

30年前の設計を見直す

　Google AIでHブリッジ回路の設計上の注意事項を確認してみた。Hブリッジ回路では、上下のスイッチ（トランジスタ）を同時にONにすることは避けなければならない。これは、電源からGNDへ直接電流が流れる「貫通電流（シュートスルー）」が発生し、回路が破損する恐れがあるためだ。 そのため、一方のスイッチをOFFにしてからもう一方をONにするまでの間に、両方のスイッチが確実にOFFとなる「待ち時間（デッドタイム）」を設けることが必須とあった。

（再掲）図2：温調器の温度制御素子の駆動基板。左は基板のハンダ面で、右は部品面［クリックで拡大］

　しかし、図2右では、4個のFETのゲートとソース間には、赤丸の4個のZD（ツェナーダイオード）のみが接続されている。これはFETのゲートを保護するためのもので、ゲート電圧を急速に放電する回路は考慮されていない可能性が高い。FETのゲートの放電がしっかりしていないと、同じ側のハイ側とロー側の2つのFETが同時にオンとなり、電源を短絡させて電源やFETが過熱し劣化する恐れがあるため、少し心配だ。参考として、図2の基板と同様に、FETのゲートに4個のZDを配置した、ペルチェ素子の一般的な駆動回路例を示す（図4）

図4：左はFETのゲートに4個のZDを配置した、ペルチェ素子の一般的な駆動回路例。右はゲートの急速放電回路［クリックで拡大］

　図4は4個のZDでゲート電圧を保護したHブリッジで、一般的なペルチェ素子の簡易な駆動回路例だ。

　この温調器では、Vcc電圧が高く、ゲートの電圧を下げるために4個のZDが使用されていると考えられた。しかし、図4右に記載したゲートの急速放電回路はなく、待ち時間（デッドタイム）が考慮されていない可能性がある。急速放電回路は、ゲート入力電圧が低下した際にトランジスタでゲート電荷を速やかに放電するための回路だ。これが無いと貫通電流が発生し、FETや電源の劣化につながる恐れがある。

　たまたま、現場にあった修理品の不良動作の温調器を見せてもらったので、FETが正常かどうかをテスターで動作を確認した。電源を切った状態で測定したところ、図2中央の2個のFETはドレインとソースが短絡しているように見えた。しかし、後日、友人から連絡があり、FETを再確認したところ正常に動作していたと連絡があった。予想通り、ゲート電圧の放電に時間がかかる回路だった。ゲート電圧が短時間では放電されないため、電源を切った後でもテスターでは導通が確認されたと思われた。

　なぜFETのゲート電圧を急速に放電する回路が採用されていなかったのか、大きな疑問が残った。