Blackfinへと至る道 40年現役のADI「SHARC」：マイクロプロセッサ懐古録（20）（3/4 ページ）

[大原雄介，EDN Japan]

「SHARC+コア」に進化

　そして2015年頃から、第5世代製品が投入され始めた（図10）。この第5世代では、アプリケーションプロセッサとしてCortex-A5を搭載したSKUが追加されたほか、SHARCコアがSHARC+コアに進化、しかもDual Core構成になった（図11）。

図10：Cortex-A5を搭載するのはADSP-SC582/583/584/587/589で、ADSP-21583/21584/21587はSHARC+コアのみである［クリックで拡大］

図11：SHARC+コアの構成。基本的には従来のSHARCと変わらないが、よく見るとより高速動作が可能になった

　SHARC+コアとSHARCコアの違いはパイプライン段数で、初代と第2世代は3段パイプラインだったのが、第3／4世代は5段になっていた。これがSHARC+では11段に変更された。またデータ型として64bitの倍精度浮動小数点演算に対応したほか、従来はWord単位のみだったAddressing ModeにByte単位がされるなどしている。動作周波数は最大500MHzで据え置きながら、Dual Core化したことで性能は2倍になった。

　そのSHARCの最新のラインアップが2025年に発表されたSHARC-FXと、これを搭載したADSP-21830シリーズ及びADSP-SC830シリーズとなる（図12）。

図12：SHARC-FXはシングルコア化された。SCシリーズはCortex-M33を実装。動作周波数は最大1GHzに

　このSHARC-FX、従来のDSPコアに加え、Cadence（というか旧Tensilica）のXtensa DSPコアを内蔵しており、この結果内部のVLIW命令は最大128bitの4way構成に変更となった（図13）。このXtensa DSPを利用するためのAudio Weaver core librariesはDSP Conceptsから提供されている。リリースによれば、第5世代のSHARC+ベースのDual Core製品と比較して処理性能は50%増しになっていると説明されている。SHARC+とSHARC-FXを比較すると

項目	SHARC+	SHARC-FX
FP32の処理性能	2 Multiply and add	8 Fused Multiply-add and 8 add
FP64の処理性能	6cycleごとに2 Op	1cycleごとに4 Op
1024点FFTの処理	11000cycle	2500cycle
Load/expf Scalar	50cycle	4cycle

といった数字が示されており、もう根本的に構造が異なっている。ここまで性能が違うとアプリケーションの組み方が変わってくるので、そういう意味ではSHARC-FXで互換性を捨てたのはある意味仕方ないし、なので従来のSHARC／SHARC+のソフトウェア資産を生かしたい場合は引き続き第5世代を使い続ける事になると思われる。

図13：こうなると当然従来のSHARC/SHARC+との命令互換性は無い［クリックで拡大］

　この第6世代製品としては、ADSP-21840/ADSP-SC840シリーズが既にアナウンスされている（図14）が、こちらは現時点ではまだ発売されていない。

図14：ADSP-SC840シリーズのみDual Cortex-A55を搭載。ちなみにHSM（Hardware Security Module）はADSP-SC840シリーズだけでなくADSP-21840シリーズにも搭載される［クリックで拡大］