メディア

自然言語の仕様からRTLを自動生成し最適化、Cadence：RTL生成用エージェント

Cadenceは、フロントエンドのシリコン設計および検証向けプラットフォーム「ChipStack AI Super Agent」に、RTL生成用エージェントを追加した。

» 2026年10月08日 12時30分公開

[EDN]

「ChipStack AI Super Agent」に追加

　Cadenceは、フロントエンドのシリコン設計および検証向けプラットフォーム「ChipStack AI Super Agent」に、RTL生成用エージェントを追加した。新しいエージェントによってChipStackの自律型検証およびデバッグ機能を、PPAを考慮した仕様からRTLへの生成、RTL解析、改良へと拡張する。これらは全て自然言語プロンプトから実行できる。

[クリックで拡大] 出所：Cadence

　初期評価では、RTL Generation Agentは、基盤モデルだけによるコード生成と比べて面積を平均24％、消費電力を18％削減しながら、機能的に100％正確なRTLを生成した。RTLの新規作成に加え、新しい要件に基づいて既存RTLを更新することもできる。アップグレードフローでは、RTLの改訂にAI自動化を適用し、従来のRTLを新しいアーキテクチャ要件、PPA目標、機能要件に適応できるようにする。

　本田技術研究所との初期協業では、次世代SoC（System on Chip）におけるPPAと生産性の向上に、これらのAI機能を活用できることが示されている。本田技術研究所は、高度な車載SoCでRTL Generation Agentを評価している。こうしたSoCでは、安全性が重要な要件に加え、厳しい消費電力およびコスト制約があるため、高度に最適化されたRTLが求められる。

　機能を拡張したChipStack AI Super Agentは、2026年第4四半期に一部の早期アクセス顧客向けに提供を開始する予定だ。

原文へのリンク

PCBや先端パッケージ設計向けエージェントAIシステム、Cadence
Cadenceは、PCBおよび先端パッケージ設計向けのエージェントAIプラットフォーム「AuraStack AI Super Agent」を発表した。設計期間の短縮と生産性向上を実現するという。
RapidusとCadence、AIエージェント活用SoC設計で協業
RapidusとCadenceは、先端SoC（System on Chip）設計向けAIエージェント技術で協業すると発表した。設計フローを自動化し、従来比で最大2倍の設計ターンアラウンドタイム短縮を目指す。
AIは“体”を持つ時代へ！フィジカルAIが変える製造業の未来
今回は、フィジカルAIの仕組みや他のAIとの違い、NVIDIAが提供する開発環境などを解説します。
AIは“体”を持つ時代へ！フィジカルAIが変える製造業の未来
今回は、フィジカルAIの仕組みや他のAIとの違い、NVIDIAが提供する開発環境などを解説します。
AIエージェントでフロントエンド設計と検証を自動化、Cadence
Cadenceはフロントエンド設計と検証工程を自動化するAIエージェント基盤を発表した。生産性向上と検証時間短縮を実現する。
チップレット集積「超入門」
今後、着実な成長が見込まれているチップレット市場。本稿では、チップレット集積について「基礎の基礎」をお伝えする。