チップレット集積「超入門」：利点をおさらい（1/2 ページ）

今後、着実な成長が見込まれているチップレット市場。本稿では、チップレット集積について「基礎の基礎」をお伝えする。

[Andy Nightingale（Arteris），EDN]

　AIや高性能コンピューティング（HPC）アプリケーションに対する需要は高まるばかりだ。機械学習やデータ分析のブレークスルーの他、あらゆる業界における、より高速な処理速度のニーズが、この急増に拍車を掛けている。

　ASICは通常、SoC（System on Chip）デバイスとして実装され、今日のAIおよびHPCソリューションの中核となっている。しかし、従来の実装技術では、次世代システムにおける計算とデータ移動に対する急増する要件を満たせなくなりつつある。

　従来、SoCは単一のモノリシックシリコンダイとして実装され、個別パッケージで提供されてきた。だが、設計者が既存の技術を限界まで押し進めると、複数の問題が顕在化する。その結果、システムハウスではチップレットベースのソリューションの採用が増えている。このアプローチでは、設計をチップレットと呼ばれる小型のシリコンダイの集合体として実装し、これらを単一のパッケージに接続および統合して、マルチダイシステムを形成する。

　例えばNVIDIAの「GPU Technology Conference（GTC）」は、AIおよびアクセラレーテッドコンピューティングの世界で最も影響力のあるイベントの1つに成長した。毎年開催されるGTCには、世界中の聴衆が集まり、AIやロボティクス、データサイエンス、ヘルスケア、自動運転車、メタバースにおけるブレークスルーを探求している。

　NVIDIAの共同創設者でプレジデント兼CEOのJensen Huang氏はGTC 2025の基調講演で、高度なチップレット設計の必要性を強調し、「エージェントAIや推論が普及する中で必要となる計算量は、2024年の同時期に必要だと考えていた量の100倍を優に上回っている」と述べている。

　アナリストの予想はさまざまだが、爆発的な成長については議論の余地はない。チップレットは、大規模なAI／HPCダイ構築のデフォルトの方法になりつつあるのではないか。

急速に成長するチップレット市場

　これらのチップレットは標準的なダイツーダイ（D2D）インタフェースに準拠し、プラグアンドプレイまたはミックスアンドマッチで動作できる。これにより、チップレット市場は爆発的な成長を遂げ、2035年までに少なくとも1000億米ドルに達すると予想されているが、その2倍以上に達するとの予測もある。

　既存のモノリシックダイ設計を複数のチップレットに分解する手法は、関心が高まっているアプローチの1つだ。図1はモノリシックダイとマルチダイの違いを示している。

モノリシックダイ（左）とマルチダイシステム（右）の比較［クリックで拡大］ 出所：Aeteris

　モノリシック実装では、レチクルの限界がスケーラビリティに影響を与え、ダイサイズが大きくなるにつれて歩留まりが低下する。また、IPブロックの迅速な再利用や変更が難しく、全てのIPを同じプロセス技術ノードで実装するのは非効率的になる可能性がある。

チップレット集積の利点

　チップレットベースのマルチダイシステムには、複数の利点がある。設計をさまざまな小さなチップレットに分解すると、歩留まりが向上し、設計のスケーリングが容易になる。現時点では、レチクルの限界の最大12倍まで拡張可能である。また、各IPを最適な技術ノードで実装することも可能だ。高速ロジックチップレットは3nmノード、SRAMメモリチップレットは7nmノード、高電圧入出力（I/O）インタフェースは28nmノードというような実装も可能である。

　図1の赤い帯は、NoC（Network on Chip）インタフェースIP（Intellectual Property）を表している。マルチダイシステムでは、各チップレットに独自のNoCを搭載できる。ダイツーダイ接続として知られるチップレット間のインタフェースは、BoW（Bunch of Wires）、PCI Express（PCIe）、XSR（Extremely Short Reach）、UCIe（Universal Chiplet Interconnect Express）などの標準的なインターコネクトプロトコルと物理層をベースとするブリッジを使用して実装される。

　チップレットベースの設計を進めるには、今日のSoCが一般的にどのように組み立てられているかを理解することが不可欠となっている。現在の主流は、抽象化したレジスタ転送レベル（RTL）で表現したソフトIP群を集めて、それらを単一のモノリシック設計に統合する方法だ。これらのIPのほとんどは信頼できるサードパーティーから調達され、SoC設計チームは、デバイスを競合製品と差別化するIPを1つか2つ作成する。