メディア

AIエージェントでフロントエンド設計と検証を自動化、Cadence：生産性向上＆検証時間短縮

Cadenceはフロントエンド設計と検証工程を自動化するAIエージェント基盤を発表した。生産性向上と検証時間短縮を実現する。

» 2026年03月23日 12時30分公開

[EDN]

　Cadence Design Systems（以下、Cadence）は、フロントエンドのシリコン設計および検証向けのエージェント型AIソリューション「ChipStack AI Super Agent」を発表した。このプラットフォームは、コーディング、テスト計画の作成、回帰テスト、デバッグ、課題解決を含む主要な設計およびテストのワークフローを自動化し、チップ開発チームの生産性を大幅に向上させる。Cadenceの既存EDAツールやAIベースの最適化ソリューションと連携して動作する複数のAIエージェントを活用している。

[クリックで拡大] 出所：Cadence

　ChipStack AI Super Agentは、クラウドベースおよびオンプレミスの両方のAIモデルに対応していて、特定のワークフロー向けにカスタマイズ可能なNVIDIA NeMoモデルやOpenAI GPTを含む。エージェント型AIのオーケストレーションと、既存のシミュレーション、検証、AIアシスタントツールを組み合わせることで、複雑な半導体ワークフローを効率化する。

　主要な半導体企業における初期導入では、検証時間の測定可能な短縮とワークフロー効率の向上が実証されている。同プラットフォームは現在、フロントエンドのチップ設計および検証プロセスにAI主導の自動化を統合したい顧客向けに、早期アクセスとして提供されている。

原文へのリンク

EDA大手3社のTSMC最先端プロセス向けツール　AIも活用
EDAツール大手のCadence／Siemens EDA／Synopsysは、2024年4月にTSMCが開催したイベント「TSMC 2024 North America Technology Symposium」にて、TSMCの最新プロセス向けのEDAツールを披露した。
EDA大手3社、Intel「18A」向けツールでそろい踏み
EDAベンダー大手3社による、Intel「18A」プロセス向けツールが出そろっている。3社は、2025年4月に開催された「Intel Foundry Direct Connect 2025」にてAI主導のツールを紹介し、注目を集めた。
チップ設計にAIを　TSMCとEDAベンダーの協業が加速
チップ設計におけるAI（人工知能）の活用が活発になっている。Cadence Design Systems、Synopsys、Siemens EDAの大手EDAツールメーカー3社は、TSMCとの連携をさらに強め、AIを活用してチップの設計や検証を加速するツールを開発している。
SoC設計フローの変化
最先端の機器に用いられるようなSoCを設計するためには、最新のEDAツールの適用や、微細な半導体製造プロセスへの対応など、これまでとは異なる設計フローが必要になっている。本稿では、まず、SoCの設計フローに変化をもたらしている要因について説明する。そして、最新のSoC設計の事例を基に、新たなSoCの設計フローで留意すべきポイントについてまとめる。
CES 2025で主役　半導体各社がエッジAIをデモ
2025年1月に米国ネバダ州ラスベガスで開催された「CES 2025」では、当然のごとくエッジAIが大きなトレンドの一つだった。各半導体メーカーは、AIアクセラレーターや、NPU（Neural Processing Unit）を搭載したマイコンなど、多様なエッジAIソリューションを展示していた。
Intel「EMIB-T」で先進パッケージング促進へ
Intelが2025年4月に開催したイベント「Intel Foundry Direct Connect 2025」で注目度が高かったのが「EMIB-T」だ。チップ間をより効率的に接続できるようになるとする。