アクティブ・クランプ・フライバック設計を最適化する方法：電源設計のヒント（1/2 ページ）

[Sarmad Abedin（Texas Instruments），EDN]

　より小型のパッケージでより処理性能の高いデバイスがますます求められるようになる中、昨今のどの電源でも最も優先度が高いのが電力密度です。絶縁電源トポロジで最も人気が高いのはフライバックですが、従来のフライバックではリーク電流やスイッチング損失のためにスイッチング周波数に限度があり、小型化も難しくなっています。

　高周波数のスイッチングでも、フライバックトポロジを最適化して効率をはるかに高められる新しい方法があります。この記事では、ゼロ電圧スイッチング（ZVS）が可能なアクティブクランプフライバックトポロジで電力密度を高められる仕組みを説明し、さらなる効率向上のためにトポロジを最適化する2通りの方法を紹介しようと思います。その1つはスイッチノード容量の削減、もう1つは2次共振回路の利用です。

スイッチノード容量の削減

　従来のフライバックトポロジの効率が制限される要因となる部品の1つが、パッシブクランプです。これは、スイッチノードと入力電圧の間に配置される抵抗／コンデンサー／ダイオード（RCD）回路を指し、トランスのリークインダクタンスを逃がして、1次FET（電界効果トランジスタ）の電圧ストレスを緩和するのが目的です。問題は、リーク電流がすべて無駄なエネルギーになり、損失を生み出すことです。この方法の変形としてよく使われるのが、図1のアクティブクランプフライバックです。この場合、パッシブRCDクランプは、アクティブFETとクランプコンデンサーで置き換えられます。このように構成することで、リークエネルギーをコンデンサーに蓄積して、スイッチングサイクルの後の段階で注意深く出力に移すことが可能になるので、効率が向上します。

図1：アクティブクランプフライバック

　アクティブクランプを利用するもう1つの利点は、クランプFETを流れる電流を両方向にできることです。これにより、1次FET（図1のQL）のZVSが可能になります。

この方式の重要性を理解するには、まずQLのスイッチング損失を解析する必要があります。スイッチノード（QLのドレイン）の寄生容量を放電したとき、（総スイッチング損失のほとんどを占める）QLのターンオン損失は式1で求められます。

　ここで、C_{SW_total}はターンオン時のスイッチノードの総容量、V_SWはターンオン時のスイッチノードの電圧、FSWはスイッチング周波数です。

　V_SWがゼロに近いとターンオン時のスイッチング損失が事実上なくなるため、スイッチングを高速化してもスイッチング損失を増加させないことが可能になります。アクティブクランプフライバックが遷移モードの場合は、（図1の）QHを使って、トランスの1次巻線のマイナス磁化電流を蓄積し、その後にその電流を使ってスイッチノード容量を放電することができます。

　リークエネルギーの他に、クランプコンデンサーは磁化エネルギーの一部も蓄積します。図2に示すように、QHのオン時間を調整することで、マイナス磁化電流（I_m-）を流し、ゼロになるまでスイッチノードを放電してからQLをオンにすることができます。

図2：I_m-を蓄積してZVSを実現する（黄色：V_SW、青：1次電流、緑：2次電流）

　I_m-は、ZVSを実現するのにちょうどいい量である必要があり、過剰ではいけません。I_m-の最低量は、式2で求められます。

　マイナス電流が過剰だと、コア損失が大きくなり、動作周波数が低下します。マイナス電流の量を正確に制御するには、専用のコントローラ（Texas Instrumentsの「UCC28780」など）が必要です。

　C_{SW_total}を最小限に抑えることも重要です。スイッチノード容量が増加すると、さらにマイナス電流が必要になるため、コア損失が増加します。式3は、スイッチノードで見られる総容量の主な構成要素を示しています。

　ここで、Coss_QHはクランプFET（QH）の総出力容量、Coss_QLは1次FET（QL）の出力容量、C_Xfmerはトランスの寄生容量、C_{D Boot}はブートダイオードの寄生容量、Coss_reflectedは同期整流FETの反射出力容量です。

　2つの1次FETが要素として最も重要になる傾向があるため、この部品を選択するときには慎重に検討する必要があります。ZVSを用いると、1次FET（QL）の損失のほとんどは導通損失となります。ここでR_DS(on)が仕様として重要になりますが、R_DS(on)が減少するときは、それと引き換えにCossが増加することを忘れないでください。それにより、スイッチノード容量が増加します。非常に低いオン抵抗を選んでも、最適な設計にはなりません。50W〜100Wのアクティブクランプフライバック設計では、まずR_DS(on)の範囲が150〜350mΩのQLを選ぶところから始めるといいでしょう。

　設計で犯しがちな間違いが、QLとQHの両方に同じFETを選んでしまうことです。QHの2乗平均平方根（RMS）電流はQLよりも低く、そのため比較的高いオン抵抗を許容できます。図3では、最適化されたFETと、非常にオン抵抗の低い同じFETを比較したものです。この図から分かるように、効率向上と電力損失削減を、かなりの低コストで達成できます。さらに高い効率が必要な場合は、シリコンFETの代わりに窒化ガリウムFETを使用することでCossをさらに削減できる可能性がありますが、コストは上昇します。

図3：最適化されたFETでは、3分の1のコストで効率向上と電力損失削減の効果がある