マイクロプロセッサを使用したシステム、基板レイアウト作成時の重要ポイントは：マイクロプロセッサQ&Aハンドブック（4）（6/6 ページ）

[小谷豊（STマイクロエレクトロニクス），EDN Japan]

DDRメモリの配線長許容差

　DDRのメモリの配線を考える際、配線を表6のようにグループ分けして考えます。これらの配線長は、マイクロプロセッサのパッケージ内の配線長を考慮する必要があります。STM32MP13シリーズでは、配線長をチェックするためのExcelシートを”STM32MP13x Series DDR memory routing guidelines examples”で提供していますので、これを使用して、配線長が妥当かどうかを確認できます。

分類	DDRメモリの信号名	配線長さの許容差
アドレス・コマンド信号	クロック信号： CLK_N CLK_P	-
	その他： A0-15 BA0-2 CASN CKE CSN ODT RASN WEN	クロック信号（CLK_N,CLK_P）との配線長の差分 -1.016〜0mm
データ信号Byte0	ストローブ信号： DQS0_N DQS0_P	クロック信号（CLK_N,CLK_P）との配線長の差分 -14.986〜0mm
	その他： DQ0-7 DQM0	ストローブ信号（DQS0_N,DQS0_P）との配線長の差分 -1.016〜+1.016mm
データ信号Byte1	ストローブ信号： DQS1_N DQS1_P	クロック信号（CLK_N,CLK_P）との配線長の差分 -14.986〜0mm
	DQ8-15 DQM1	ストローブ信号（DQS1_N,DQS1_P）との配線長の差分 1.016〜+1.016mm
表6：STM32MP13シリーズのDDRメモリ配線長のグループ分け

基板の表面仕上げ

　基板表層の銅箔部の代表的な表面処理方法には、ENIG、OSP、HASLなどがあります。マイクロプロセッサなど非常に狭いピッチのコンポーネントを実装する場合には、平たん度が悪いHASLは適さず、ENIGやOSPなどが推奨されます。

基板の表面仕上げ	平たん度	保管可能期間	コスト
ENIG（Electroless Nickel Immersion Gold）	◎	長い（1年程度）	高
OSP（Organic Solderability Preservative）	◎	短い（半年程度）	低
HASL（Hot Air Solder Leveling）	△	長い（1年程度）	低
表7：代表的な基板の表面処理の比較

参考文献

• アプリケーションノートAN5474 Getting started with STM32MP13x lines hardware development
• アプリケーションノートAN5692 DDR memory routing guidelines for STM32MP13x product lines
• STM32MP13x Series DDR memory routing guidelines examples：https://www.st.com/resource/en/hw_model/stm32mp13x-series-ddr-memory-routing-guidelines-examples.zip