メディア

チップレット集積「超入門」：利点をおさらい（2/2 ページ）

» 2025年07月30日 14時00分公開

IP集積で重要な2つの要素

　これらのIPを統合設計にうまく集積するには、IPブロックのトランジスタの大部分を占める内部ロジックの他にも、2つの要素が重要にある。1つは、ポート定義やデータ幅、動作周波数、サポートするインタフェースプロトコルなどの接続情報で、もう1つは、CSR（Configuration and Status Registers）セットだ。CSRセットは、システムを確実に正しく動作させるために、SoCメモリマップ全体に適切に配置する必要がある。

　これは複雑であるため、手作業で集約を行うことはもはや不可能だ。「IP-XACT」は、IPを記述およびパッケージングするためのXMLベースのフォーマットを定義したIEEE標準規格（IEEE 1685）である。自動集約を容易にするために、各IPには関連するIP-XACTモデルが用意されている。

　SoCの複雑さが増加し続ける中で、既存のモノリシックダイ設計を複数のチップレットに分解する手法が一般的になりつつある。このチップレットベースの設計をサポートするには、ツールでSoC設計を複数のチップレットに分解できる必要がある。各チップレットには多くのオリジナルソフトIPが含まれている可能性がある。ロジックの分割に加えて、ツールは、接続性やレジスタを含む各チップレットのIP-XACT表現を生成しなければならない。

　AIとHPCのワークロードは急速に進歩しており、それによってチップレットベースのアーキテクチャへの根本的な移行が進んでいる。これらの設計は、スケーラビリティと効率的なデータ移動に対する高まる要求を満たすための実用的なソリューションを提供する。マルチダイシステムの設計、組み立て、統合を管理するための新しい方法論とサポート技術が必要になるだろう。

【翻訳：滝本麻貴、編集：EDN Japan】

原文へのリンク

EDA大手3社、Intel「18A」向けツールでそろい踏み
EDAベンダー大手3社による、Intel「18A」プロセス向けツールが出そろっている。3社は、2025年4月に開催された「Intel Foundry Direct Connect 2025」にてAI主導のツールを紹介し、注目を集めた。
構造化アセンブリを始めよう
日々、複雑化するSoC（System-on-Chip）の設計。そうした中でSoC設計に「構造化アセンブリ」を導入することで、多くの課題を解決、回避できる。そこで、構造化アセンブリについて紹介する。
注目が集まるチップレット技術に重要な3つの規格
SoC（System on Chip）アーキテクチャの微細化は壁に直面する中で注目が集まるチップレット技術。以下は、現在のチップレットの進化において重要と考えられる3つの規格の概要を紹介する。
SoC設計フローの変化
最先端の機器に用いられるようなSoCを設計するためには、最新のEDAツールの適用や、微細な半導体製造プロセスへの対応など、これまでとは異なる設計フローが必要になっている。本稿では、まず、SoCの設計フローに変化をもたらしている要因について説明する。そして、最新のSoC設計の事例を基に、新たなSoCの設計フローで留意すべきポイントについてまとめる。
まだマイコンがなかった、50年前の回路設計の記憶
筆者は約50年前の1974年に大学を卒業して、大手電機メーカーに就職した。初めての仕事は、当時ベンチャー企業だった警備会社に納入される防犯装置の開発だった。入社当時はまだマイコンは広く一般には販売されておらず、主にリレーやトランジスタを使用した回路が設計されていた。この装置開発で面白い不思議な現象を経験した。