タップ式高入力コンバーター（2）設計条件：たった2つの式で始めるDC/DCコンバーターの設計（32）（2/3 ページ）

[加藤博二（Sifoen），EDN Japan]

L₁の作用

　このようにL₁を設けることでVccとδの関係を緩和できましたが利点のみではなく、注意点もあります。

（1）S₁の印加電圧が高くなりS₂の電流が増加する

　オフ期間中には平滑チョークL₂には出力電圧Voutと同じ電圧が誘起されています。ですからL₂と磁気回路を共有するL₁には次の5式のように巻き回数に比例した電圧V_L(OFF)が誘起されます。

　つまりδの変化を緩和しようとN₁を増せばL₁の誘起電圧も比例して増加しオフ時のスイッチS₁の最大印加電圧が増加してしまいます。S₁オフ時にドレイン（D）−ソース（S）間に印加される電圧V_DSは6式のようになり入力電圧Vccに応じて変化します。

　このV_DSS定格はV_DSに対してバラツキを含めて所定のディレーティングを取る必要があります。ディレーティングの考え方は　たった2つの式で始めるDC/DCコンバーターの設計（4）　など各種の情報を参考の上、各自で基準を策定してください。

　整流器に該当するS₂の印加電圧はオン時に発生し、その値V_AKは

　となるので従来と同じ時比率であれば緩和されます。一方、後述の図3に示すように出力電流の大半がオフ時にL₂から供給されるのでS₂の平均電流I_AVEは増加します。
例：Vout＝5V　δ＝0.3であれば従来のコンバーターではVcc＝V_AK＝16.67Vであり、平均電流I_AK＝Io×(1−δ)＝Io×0.7です。

　一方、タップ付きのコンバーターではV_AK＝(140−5)×5/(5＋53)＝11.64Vであり、S₂の電流I_AVEはIoからVccの電流（I_VCC）を引いたものであり

になります。
　つまり電圧ストレスは軽減されるが電流ストレスは増加すると確認できます。

　次に電圧ディレーティング1つの考え方を紹介します。S₁に使用するMOSFETのV_DSSにはランクがあり、例えば50V、100V、150V、200Vなど階段状に変化します。電圧ディレーティングを確保ために高耐圧のFETを使いたいところですが高耐圧品はオン抵抗が大きくなります。この点ではできる限り低耐圧の製品を使いたいところです。
　したがって先に述べた「数十Vのランクの幅内」で「できる限り適切な巻き回数を選択する」という2条件を考慮した考え方は重要な設計指針になります。