Alteraが開発ツールの最新版を発表、28nm FPGAのサポートを強化

[EDN Japan]

　Alteraは2011年11月、CPLD/FPGA/ASIC用の開発ツール「Quartus II」の最新版となる「Quartus II v11.1」を発表した。同年5月に発表した「Quartus II v11.0」のバージョンアップ版となる（関連ニュース）。Quartus II v11.1の「サブスクリプション・エディション」と無償の「ウェブ・エディション」は、どちらもAlteraのWebサイトから入手可能である。サブスクリプション・エディションの費用の一例は、年間で2995米ドルとなっている。

　Quartus II v11.1では、「Arria V」、「Cyclone V」、「Stratix V」といった、Alteraの28nm世代のFPGAに対するサポートを拡充している。具体的には、これまでStratix Vのみをサポートしていた論理合成と配置配線を行うコンパイルが、Arria V/Cyclone Vでも可能になった。また、Stratix V向けでは、PCI Express Gen 3のサポートや、DDR（Double Data Rate）3/QDR（Quad Data Rate）IIメモリ向けのビットストリーム生成機能などが追加されている。

　さらに、システムレベルのデバッグツールである「システム・コンソール」のサポートも追加した。システム・コンソールは、デバッグの抽象化レベルを高めるとともに、同じくAlteraのデバッグツール「SignalTapTM II エンベデッド・ロジック・アナライザ」と連携することができる。このため、検証時間を大幅に短縮することが可能だとしている。

　その他、次の3つの特徴がある。1つ目は「トランシーバ・ツールキット」と呼ばれる機能を搭載したことだ。Stratix Vのトランシーバに搭載されている、信号品質をオンチップでモニタリングする「EyeQ」機能をサポートし、最適な信号品質を得ながらBER（Bit Error Rate）を抑えることができるという。2つ目は、Alteraのシステム統合ツール「Qsys」の機能を拡張し、ARMの「AMBA（Advanced Microcontroller Bus Architecture）」のプロトコルである「AXI（Advanced Extensible Interface）」のベータ版をサポートしていることだ。3つ目は、2011年10月に発表したARMのアプリケーション用プロセッサコア「Cortex-A9」をハードウェアマクロとして集積する「SoC FPGA」（EE Times Japanの関連ニュース）に対応する設計環境のプレビュー版を搭載していることである。