SoCの省電力化をもたらすインターコネクトクロックゲーティング：CPU/GPUだけじゃダメ！（1/2 ページ）

SoC設計で消費電力を抑える上で、あまり目を向けられないSoCインターコネクトについて考えてみませんか。

[Kurt Shuler（Arteris社マーケティング部副社長），EDN]

　SoC設計で消費電力を抑えるための取り組みのほとんどが、CPUやGPUといった演算ユニットに重点を置いています。そして、CPUやGPU以外の部分でエネルギーを節約できる可能性があるかどうかということには依然としてほとんど目が向けられていません。

　SoC設計者は、システム全体の消費電力を最大10％削減できるかもしれない「消費電力を大幅に低減できるチャンス」を見逃していると、市場で不利な立場に立たされることになるでしょう。

とはいえ、複雑では？

　SoCインターコネクトは、消費電力低減への取り組みを見直すべき領域の1つです。GPUやCPUといった演算ユニットでは、クロックゲーティングが消費電力低減の目的で一般的に用いられていますが、チップの他の領域では見過ごされてきた可能性があります。

　見過ごされてきた最大の理由は、多くのSoCのインターコネクト部分ではクロックゲーティングとクロックツリー管理が複雑で、フィーチャ要件の厳しさが増しているためでしょう。しかし、いくつかのSoC設計チームはインターコネクトファブリックにもっとモジュール的なアプローチを取ることでこの複雑さを克服する方法を考案し、消費電力がものをいうモバイルアプリケーションプロセッサやセットトップボックス（STP）コントローラーに用いて一定の効果を得ているようです。

複雑さを解消するアプローチ

　STBコントローラーのインターコネクトに実装されたクロックゲーティングとフロップトグリングがどのように消費電力を低減するのかを、3つの異なるシナリオ（ヘビーユース/ワーストケース、標準的ビデオ、ウェブブラウジング）で見てみましょう。

	ワーストケース	標準的ビデオ	ウェブブラウジング
DDR アクティビティ	98％	86％	26％
NoC フロップトグリング	42％	35％	7.6％
トグル低減	2.3x	2.5x	3.4x
表1 STBチップのビデオデコード動作が示すクロックツリーゲーティングの効果

　ここでは、1080p 120フレーム/秒ビデオディスプレイをサポートしているミッドレンジのSTB SoCに対応したモジュール型NoC（Network on Chip）インターコネクトを想定しています。この設計では、マスターNIU（Network Interface Unit）×11とスレーブNIU×6のインターコネクト、ならびに18万3000ゲートのロジック面積を使用しています。

　クロックゲーティングされるスイッチング動作をシナリオごとに見ていくと、このアプローチがどのように働くのかが分かってきます。ワーストケースのビデオプロセッシングシナリオでは、ビデオデコーダとCPUがシステムにかなりの負荷をかけ、使用可能なDDRメモリ帯域幅のほぼすべてを消費しています。2つ目のシナリオは、ビデオデコードの複雑さが平均的なケースを示しています。3つ目のシナリオは、ビデオデコードがなく、30フレーム/秒の適度なディスプレイレートのウェブブラウジングを表しています。

　一般に、STBチップ内のインターコネクトはバスとクロスバーのハイブリッドシステムで実装されています。例えば、クロスバー上のDDRアクティビティはすべてのサイクルでイネーブルされる必要があります。モジュール型インターコネクト設計ではクロックゲーティングを使用してDDRアクティビティをトグルするため、最初のケースで1/2.3、2つ目のケースで1/2.5、3つ目のケースで1/3.4の電力を削減できます。