積和演算性能が最大6倍に、車載向けDSP IPコア：「Tensilica IP」を拡張

ケイデンス・デザイン・システムズは、車載向けのDSP（デジタルシグナルプロセッサ） IPコア「Vision 341 DSP」「Vision 331 DSP」を発表した。4Dイメージングレーダー用途向けの「Cadence Tensilica Vision 4DR Accelerator」との併用で、3倍以上の性能向上が可能になる。

[EDN Japan]

車載向けのDSP IPコア「Vision 341 DSP」「Vision 331 DSP」 出所：ケイデンス・デザイン・システムズ

　ケイデンス・デザイン・システムズは2024年2月、「Tensilica IP（Intellectual Property）」ポートフォリオの一環として、車載向けのDSP（デジタルシグナルプロセッサ） IPコア「Vision 341 DSP」「Vision 331 DSP」を発表した。

　Vision 341 DSPは1024ビットで、Vision 331 DSPと比べて2倍のMAC（積和演算）性能を有する。同社従来品の「Vision 230 DSP」と比べて性能が最大6倍向上した。Vision 331 DSPは512ビットで、特定の4Dイメージングレーダーに対し、最大4倍のワークロードに対する性能およびエネルギー効率を提供する。

　また、4Dイメージングレーダー用途向けの「Cadence Tensilica Vision 4DR Accelerator」と併用することで、Vision 341 DSP単独と比べて3倍、Vision 331 DSP単独と比べて5倍の性能向上が可能になる。Vision 4DR Acceleratorは、2024年4〜6月期の一般出荷を予定している。

TIE言語対応

　ともにTIE（Tensilica Instruction Extension）言語に対応。命令セットをカスタマイズできる。また開発者は、同社のSDK（ソフトウェア開発キット）「Cadence NeuroWeave」を利用できる。

　コンピュータビジョンやレーダー、イメージング、LiDAR用途に向けに、1700以上のOpenCVベースのVisionライブラリ関数やSLAM Library、レーダーライブラリ、PCL（Point Cloud Library）、OpenCL、Nature DSPライブラリ、Halideのコンパイラをサポートした。いずれのコアも、ASIL B（ランダム故障）およびASIL D（システム故障）認証を取得している。