EDA大手3社のTSMC最先端プロセス向けツール AIも活用：TSMCの主催イベントで披露

EDAツール大手のCadence／Siemens EDA／Synopsysは、2024年4月にTSMCが開催したイベント「TSMC 2024 North America Technology Symposium」にて、TSMCの最新プロセス向けのEDAツールを披露した。

[Majeed Ahmad，EDN]

　Cadence Design Systems（以下、Cadence）、Siemens EDA、SynopsysのEDA大手3社は、TSMCと協力して、TSMCの最新／最先端プロセス向けの量産対応EDAツールの開発に取り組んでいる。これらのEDA企業は、2024年4月24日に米国カリフォルニア州サンタクララで開催された「TSMC 2024 North America Technology Symposium」で、自社の設計ソリューションを披露した。

　EDA企業とTSMCとの提携からは、先端ノードの半導体設計者のサポートのために、ツールメーカーがどのように大規模工場との共生関係を築いているかが分かる。さらに、プロセスノード移行の際に、なぜ設計ツールの移行が重要になるかも読み取れる。

Cadenceはノード間の移行ツールに注力

　Cadenceは、「Cadence Virtuoso Studio」をベースとしたノード間の設計移行ツールを披露した。このツールを使えば、TSMCのあるプロセスノードから別のノードへの回路図セルやパラメータ、ピン、配線の移行が容易になるという。また、「Virtuoso ADE Suite」のシミュレーションおよび回路最適化環境によって、新しい回路図を調整／最適化し、必要な仕様と測定を全て設計に盛り込むことができるという。

　TSMCのプロセスノードでCadenceのツールを使用すると、既存のレイアウト内で用いているデバイスがどのグループかを自動的に認識／抽出し、新しいレイアウトでも同様のグループを適用することができる。CadenceはTSMCと緊密に連携していて、同社のEDAツールはTSMCの第2世代の3nmプロセス技術「N3E」および2nmプロセス「N2」を含む先端ノードに対応している。

Siemens EDAは「N2P」の認証も獲得

　Siemens EDAは、現在TSMCのN2プロセスの認証を受けたIC検証ツール「Calibre nmPlatform」など、TSMCの最新プロセス／先端パッケージング技術向けの設計ソリューションを披露した。同社はTSMCのイベントで、アナログ／RF／ミックスドシグナル／メモリの回路検証向けプラットフォーム「FastSPICE」のデモも行った。FastSPICEは現在、TSMCのN3P、N2、第2世代の2nmプロセスノード「N2P」の認証を受けている。

　Siemens EDAはまた、TSMCとの協業に関する詳細についても発表した。それによると、同社の「Calibre 3DSTACK」ソリューションは、TSMCの3次元（3D）チップ設計技術「3Dblox」の最新規格に対するサポートの認証を受けたという。TSMCの3Dbloxテクノロジーは、2nm以下のプロセスノードにおけるテストに関する課題に対応している。

SynopsysはAIを活用したツールも

　Synopsysも、共同最適化されたフォトニックICツールなど、TSMCとの最新の協業に関する詳細を発表した。このツールはSynopsysの3D ICコンパイラと統合され、TSMCの3Dbloxテクノロジーをサポートするという。

SynopsysはTSMCの先端ノード向けEDAツールを紹介した［クリックで拡大］ 出所：Synopsys

　Synopsysはさらに、TSMCのN3／N3P／N2プロセスに対応したデジタル／アナログ設計ツールを披露した。同社もTSMCと連携し、「Synopsys DSO.ai」などAI（人工知能）を活用したツールの設計効率向上と最適化を図っている。

【翻訳：滝本麻貴、編集：EDN Japan】

原文へのリンク