メディア

量子コンピュータ見据えセキュリティ強化 Lattice新FPGA：AI活用開発ツールも発表（2/2 ページ）

» 2026年09月17日 13時30分公開

[杉山康介，EDN Japan]

前のページへ 1|2 　　　　　　

AI活用でFPGA開発効率を10倍に

　FPGA設計の現場では、開発期間の短縮が進むとともに、機能の高度化によって設計難易度が上がり、エンジニアにはハードウェア設計に加えてソフトウェアやセキュリティなど、幅広い知識が求められるようになっている。

　新たに発表したLattice PromptはAI駆動型のFPGA開発ツールで、ユーザーは自然言語を使ってFPGAを設計できる。使用する大規模言語モデル（LLM）やエージェント型統合開発環境（IDE）は、ユーザー側で任意の物を選択可能だ。

Lattice Prompt［クリックで拡大］出所：ラティス

　AI機能とLatticeの製品知識や設計ノウハウなどを組み合わせることで、常に同社FPGAに最適化されたコードや提案内容を生成する。ラティス担当者は「検証の結果、従来なら数日かかっていた開発タスクを数時間で完了させたケースを確認していて、平均で10倍以上の設計生産性向上を実現している」とする。

左＝生産性を向上、右＝設計の最適化［クリックで拡大］出所：ラティス

　「AIはもはやコーディング支援ツールではなく、これからの製品開発における重要な競争力になる。Lattice Promptによって、エンジニアはデバッグや試行錯誤に時間を費やすことなく、より高レベルのアーキテクチャ設計やアルゴリズム開発に集中できる。今後も顧客からのフィードバッグを反映し、継続的な進化によって生産性向上を支援していく」（ラティス担当者）

FPGAの検証手法はどうあるべきなのか
FPGAに実装する論理回路の検証手法は、大きくシミュレーションとインサーキット検証の2つに分けられる。しかし、求められる機能がより高度になり、FPGAの集積度も格段に高まった現在では、どちらか一方の手法に頼るのは現実的なことではなくなってきた。効率良く、確実に検証を完了するには、どのような手段を用いればよいのだろうか。
ブラックボックスのFPGA、基板の回路設計に潜むわな
基板の回路図ではFPGAは単なる「ボックス」状のシンボルとしてしか描かれておらず、そこから入出力の情報を読み取ることは不可能だ。しかしFPGAの内部に構築された回路を把握しなければ、入出力の条件は分からないのである。それが障壁となって、不具合のトラブルシューティングを阻んでしまう。
「解読不可能」を破る量子コンピュータ――今から始める暗号セキュリティ
量子コンピュータの計算能力が実用レベルに達すれば、従来の暗号方式は解読され、犯罪目的に悪用される可能性がある。その日、いわゆる「Q-Day」に向けて、今からセキュリティ確保に取り組む必要がある。
Achronix、Speedster7t FPGA向けにJESD204C IPコア
Achronix Semiconductorは、同社のFPGA「Speedster7t」で高速A-Dコンバーター（ADC）およびD-Aコンバーター（DAC）とプログラマブルロジックを接続するJESD204C IP（Intellectual Property）コアの提供を開始した。
複数AI機能をFPGAに集約　マイクロチップ製品向け開発キット
マイクロチップ・テクノロジーは、同社のFPGA「PolarFire」とSoC向けAI開発キット「VectorBlox 3.0 Accelerator SDK」を発表した。