メディア
特集
» 2007年09月01日 00時00分 公開

オーディオ品質とクロックジッターデジタルオーディオが抱える潜在的課題に迫る(5/5 ページ)

[赤堀 肇(日本テキサス・インスツルメンツ),EDN]
前のページへ 1|2|3|4|5       

ジッターの対策

 クロックのジッターが問題になることは分かった。では、クロックのジッターを低減し、高品質なオーディオ性能を得るにはどうすればよいのだろうか。この問題への対処策は、ほかの問題の場合と同様、コストとトレードオフの関係にあることが多い。しかし、場合によっては設計上の工夫により、それほどコストを掛けなくてもジッターを削減することができる。以下、記録時(A-D変換時)と再生時(D-A変換時)に分けて、対処策を説明する。

■記録時の対処法

 A-D変換は、アナログ信号をデジタル化する際に行われる。このとき、サンプリング間隔を狂わすジッターが存在すると、記録されたデジタルデータに致命的な問題が残る。ジッターを含むクロックでアナログ信号がサンプリングされた場合、保存されるのは量子化された符号のみで、ジッターによるクロックの変動情報(時間軸の変動情報)はどこにも記録されないからだ。そのため、記録時と同様のサンプリング間隔で再生を行うのは不可能である。すなわち、ジッターが多い機器で記録するということは、歴史的な名演奏といった、人類の貴重な文化財産を正確に記録できないということだ。従って、記録装置のクロックの質は、その装置が高品質な記録に使用されるものほど特に重要である。このような装置のクロックの発生/供給においては、以下の3つがガイドラインになる。

  • 【その1】クロック発生回路には、PLLではなく、低位相雑音の水晶発振回路を使用する
  • 【その2】クロック発生回路は、A-Dコンバータの近くに配置する
  • 【その3】クロック発生回路の電源には、ノイズの少ないものを使う

 現実的には、コストやシステム構成の都合から、クロック発生回路としてPLLしか使用できないケースもある。そのような場合には、極力ジッターの少ないPLLを採用することが望ましい。コストが許すなら、PLLの電圧制御発振回路(VCO)としてVCXO(voltage controlled xtal oscillator)を使用する方法も有効である。また、PLLループフィルタのカットオフ周波数を下げることで、出力されるジッターを減少させることもできる。

 実際のシステムでは、多くのデジタル回路やメカ駆動回路が原因で、きれいな電源を得るのが難しい。できればクロック発生回路に専用の電源を設けたいところだが、コストの都合で難しいことも多い。しかし、問題の本質はクロック発生回路に外乱を与えないようにすることなので、プリント配線板のレイアウトを工夫したり、簡単な電源フィルタを入れたりすることで問題が解決する場合もある。

■再生時の対処法

 再生時の対処策としては、クロック供給回路のジッターを減らす以外に方法はない。これを満たすための基本的な方針は、上に挙げた記録時におけるガイドラインと同様のものとなる。これに準じて水晶発振回路を使用するなら、ほとんどの場合、問題はない。特に気を付ける必要があるのは、クロック発生回路としてDIRやPLLを使用するケースである。

 PLLやDIRにおいては、記録時の対処法と同様に、コストが許すならば電圧制御発振回路としてVCXOを使用する方法が有効だ。しかし、VCXOの原理上、ロックレンジやキャプチャレンジが非常に狭いため、用途が限定される。また、ループフィルタの時定数を大きくしたり、PLLを複数従属接続することによっても、ジッターを低減することはできるが、やはりこれも電圧制御発振回路の性能に依存する。

 また、DIRによる復調クロックを使用しない方法もある。つまり、クロックをデジタルオーディオI/F信号とは独立した低ジッターな伝送路で送信側から受信側に与えるのである。これにより、PLLのジッターからは完全に解放される。しかし、この方法は汎用性がない上、クロック伝送路からのEMIノイズの発生に気を付ける必要がある。

 受信側のクロックとして、PLLに頼らない方法もある。例えば、受信側でデータをD-A変換する前にいったんFIFO(first-in, first-out)メモリーに記録し、それを水晶発振による低ジッターのクロックで読み出すことでジッターを排除できる。しかし、この方法では、書き込みクロックと読み出しクロックが非同期の関係にあるため、メモリーのオーバーフローやアンダーフローが発生する。従って、どんなケースにでも使用できるわけではない。

 また、D-Aコンバータの入力前に非同期SRC(サンプルレートコンバータ)を配置することで出力側のジッターを減少させる方法もある。こうすることで、非同期SRCの読み出しクロックとして水晶発振による低ジッターのクロックを使用でき、SRC前のジッターを持つクロックから切り離せる。この方法であれば、FIFOメモリーを使用する方法のようなデータのオーバフローやアンダーフローの問題は発生しない。しかし、SRCによるデータはあくまでも計算によるものであり、それによる音質の変化は避けられない。筆者の経験からいえば、SRCを使うことによって音質は大幅に変化する。

 システムに要求される機能や性能、また許されるコストによって、ジッター対策の最適な解は一意的には定まらないものである。しかし、コストパフォーマンスを追及しながらシステムをシンプルかつ高性能に仕上げるためには、ジッター性能に優れたDIRやPLL製品を選択するというのが良い解であろう。

試聴がポイント

 本稿で述べた通り、ジッターがオーディオ品質に影響を及ぼすことは明らかである。また、今日の測定器であれば、かなり詳細にわたってジッターを解析することが可能だ。しかし、ジッターと聴感上の音質の関係はまだ明らかではない。経験的には、ジッターの量が少ないクロックのほうが高い音質が得られるが、音質が良いからといって、必ずしもジッターの量が最小であるわけではない。ジッターの量は、ジッターの変動具合、すなわちその周波数成分を表すわけではないからである。従って、高音質を追求するオーディオ機器の開発においては、やはり人の耳による試聴と評価が不可欠だ。

 オーディオの世界では、「何を変えても音が変わる」といわれる。クロックもその1つだ。本稿で説明したように、高品質なデジタルオーディオ機器を実現するためには、ジッターは放置できない問題である。一般的なデジタル機器の設計においては、クロック発生回路は単なるデジタル回路として扱われることが多い。しかし、デジタルオーディオ機器のクロックに対しては、アナログ的なケアが必要なのである。

前のページへ 1|2|3|4|5       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

EDN 海外ネットワーク

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.