PLLのジッターピーキング：Signal Integrity

[Gary Giust，EDN]

　PLL（phase locked loop）の出力信号にはジッターが含まれる。そのジッターは、それぞれのPLLに固有の周波数特性を持つ。図1（a）のように、特定周波数範囲でゲインが上昇している部分を「ジッターピーキング」と呼ぶ。

　いくつかのPLLをカスケード接続してクロック回路を構成することがある。その場合、各段のPLLのジッターピーキングによって信号のタイミング特性が劣化することになる。しかも、初段、2段目、3段目とジッターを含む信号が伝達されることで、ジッターピーキングの影響は重畳されていく。その結果、クロック回路全体で見ると、動作が不安定になったり、タイミングエラーが生じたりすることがある。

図1　構成により異なるジッターピーキング　

　図1（a）は、ジッターピーキングに関する最悪のケースを示したものだ。ジッターピーキングの大きいPLLが3段にカスケード接続されているため影響が重畳され、系全体で見るとジッターピーキングが増幅されている。

　一見すると、これは大きな問題のように感じられる。しかし、最初に確認すべきは、ジッターピーキングが本当に問題になるのかということだ。そもそも、多くのPLLは3dB程度のジッターピーキングを持っているし、多くの用途では、必ずしも厳しいタイミング特性が要求されるわけでもない。

　その一方で、ジッターピーキングが限度を超えて重畳されてはならない用途もある。例えば、SONET（synchronous optical network）では、ジッターピーキングが0.1dB以下であることが要求される。要するに、ジッターピーキングが問題になるか否かは、システムにおける信号とノイズの関係がどのように規定されているかによるということだ。ジッターピーキングの発生する周波数領域に必要な情報が含まれていないなら、（安定性については別問題だが）ジッターピーキングがシステム性能に影響を及ぼすことはない。

　では、ジッターピーキングが問題になる場合にはどうすればよいのか。アプローチの1つは、ループ特性が過制動（オーバーダンピング）のPLLのみをカスケード接続することである（図1（b））。この方法はSONETなどの用途で一般的に使用されている。しかし、この方法はコストが高くつくし、使用可能なPLLが限定される。

　図1（c）に示したのは、異なるPLLをカスケード接続した場合の周波数特性である。各PLLが持つ帯域特性がそれぞれに異なるので、ジッターピーキングが1カ所に集中せず、重畳が発生していない。このことから、PLLをカスケード構成で使用する場合、各段に異なるメーカーの製品を使用するということが1つの解になり得る。なぜなら、メーカーごとにチップの製造技術や設計思想は異なり、ジッターピーキングが現われる周波数領域も異なるので、1つのメーカーの製品を多数使用するよりも有利だと言えるからだ。

　さらに別のアプローチとして、カスケード接続の最後段に最も帯域の狭いPLLを使用する方法がある。図1（d）で言えば、最後段のPLL3によって前段までに重畳されたジッターピーキングを減衰させるというものである。ただし、この方法では、起こり得る最悪の位相エラーに対しても、フェーズロックがきちんと動作することを確認しておかなければならない。なぜなら、最後段に使用する狭帯域のPLLは、ジッターピーキングによって発生する位相エラーを平均化することはできるが、位相エラーをトラッキングして補正することはできないからである。

　実は、ジッターピーキングの問題に対する最も単純なアプローチは、カスケード接続を使用しないことだ（図1（e））。この方法であれば、各系のジッターピーキングは1個のPLLの特性によって決まる。逆に、このようなアプローチが適用できない場合には、使用候補の各PLLについて、ジッターピーキングの詳細特性をメーカーに要求すべきだ。そうすれば、メーカー側も、この性能がいかに重要であるかを理解するだろう。それにより、性能予測やチップの選定が行いやすくなるはずだ。