コンバーターの回路方式：DC-DCコンバーター活用講座（4） 電力安定化（4）（3/3 ページ）

[Steve Roberts（RECOM），EDN Japan]

マルチフェーズDC-DCコンバーター

　マルチフェーズDC-DCコンバーターは、エレクトロニクスにおける平衡原則の良い例です。つまり、恩恵を得るには、それに釣り合う何らかの不利益の対価を支払う必要があります。処理能力向上のためのスイッチング速度の高速化の追及により、代表的マイクロプロセッサのコアの電圧は5Vから3.3Vへ、さらに1V以下へと低下し、他方ゲートの複雑さが増すにつれてますます高い電源電流が求められています。

とはいえ、低電圧かつ高電流の電源を作るのは容易ではありません。

　マルチフェーズDC-DCコンバーターの需要が増加しているのは、部分的には出力フィルター部品の制限のためです。高い負荷電流で出力リップルを必要なレベルまで下げるためにフィルターの値を任意に大きくすることは、技術的理由と経済的理由の両方により不可能です。

　さらに、ますます小さなフォームファクタが要求されるので、出力のインダクターとコンデンサーを物理的にそれほど大きくできません。そのため、新しいテクノロジーが必要です。マルチフェーズテクノロジーの長所を示すため、まずシングルフェーズの形式を先に示します。

図6：シングルフェーズDC-DCの出力モデル 出典：RECOM（クリックで拡大）

　反復する充放電サイクルの間、出力電圧はリップルV_RIPPLEのピーク-ピークの大きさだけ変化します。負荷電流が増加すると、放電電流が増加し、充電電流が自動的に増加します。つまり、FET、インダクタンスLおよびコンデンサーCを通って電流が増加します。V_RIPPLEを小さく保つには、スイッチング周波数とLおよびCの値を増やす必要があります。

　しかし、効率を高く保つには、FET、インダクターおよびコンデンサーの直列抵抗値を低くしなければばらないので部品サイズが大きくなり、またEMCが懸念されるので最大周波数が制限されます。

　マルチフェーズコンバーターは、いくつかの部品の間で負荷電流を分担することにより、この難題を解決します。2フェーズ構成の原理を図7に示します。

図7：シングルフェーズDC-DCの出力モデル 出典：RECOM（クリックで拡大）

　マルチフェーズ出力の短所の1つは、追加されるフェーズ毎に2個の追加FETと1個のインダクターが必要になるため、部品コストが高くなることです。また、フェーズをずらした複数の出力を発生するように制御ICを設計する必要があります。

　しかし、前に述べたように、インダクタンス値を小さくすることができるので、デザインがはるかに小さくなります。コンデンサーの値も小さくすることができます。位相をずらして個々の出力をオンすれば、結合された出力電圧の最大振幅が減少し、電流がもっと均一になり、従ってEMIが減少します。

　つまり、入口でのフィルタリングの量も小さくすることができます。さらに、出力コンデンサーを小さくすることができるので、負荷の変化に対する応答時間が加速され、セトリング時間が短縮されます。

　2フェーズ出力は一般に180度ずらします。3フェーズ出力は120度にします。ただし、4フェーズ出力は通常逆位相で動作する2組のペアに構成します。その理由は、回路を流れる位相のずれた反射入力電流が多すぎない方が、パルス入力のEMCフィルタリングの設計が簡単だからです。

2位相（左）、3位相（中央）、4位相（右）出典：RECOM（クリックで拡大）

　降圧、昇圧またはSEPICの構成にすることができ、短絡保護および入力の低電圧ロックアウト回路を内蔵した、組み合わせて使えるマルチフェーズコントローラーICが市販されています。

⇒「DC-DCコンバーター活用講座」連載バックナンバーはこちら

（次の記事を読む）

執筆者プロフィール

Steve Roberts

英国生まれ。ロンドンのブルネル大学（現在はウエスト・ロンドン大学）で物理・電子工学の学士（理学）号を取得後、University College Hospitalに勤務。その後、科学博物館で12年間インタラクティブ部門担当主任として勤務する間に、University College Londonで修士（理学）号を取得。オーストリアに渡って、RECOMのテクニカル・サポート・チームに加わり、カスタム・コンバータの開発とお客様対応を担当。その後、オーストリア、グムンデンの新本社で、RECOM Groupのテクニカル・ディレクタに就任。

---

※本連載は、RECOMが発行した「DC/DC知識の本　ユーザーのための実用的ヒント」（2014年）を転載しています。