オペアンプのダイナミック応答の検討（1） タイプ2補償回路の使用時：アナログ回路設計（2/6 ページ）

[Christophe Basso（ON Semiconductor France SAS），EDN]

高速分析手法の簡単な紹介

　このフィルターのダイナミック応答を決定するのに多数の手法が存在します。この資料では、参考資料[2]と[3]で説明されているFACT（Fast Analytical Circuits Techniques：回路の高速分析手法）を使用します。これらのFACTの背後にある基本的な理論は、励起信号が消滅したとき(V_outが0Vに現象）と応答がゼロになったとき（V_FB＝0）の2つの異なる条件で回路の時定数を決定することです。この手法を使用して、特定の伝達関数を決定する上でこの手法がどれほど高速で直感的かを確認できます。

　参考資料に掲載されているように、ゼロではない擬似静的ゲインを特長とする1次システムの伝達関数は、次の形式で表現できます。

　主要項G₀は、s＝0のときにシステムが示すゲインです。この項が単位を持つ場合は、その単位が式の結果でも使用されます。ここでは、[V]/[V]で表現されるゲインについて説明しているので、単位は使用しておらず、Gは次元のない無名数になります。分子N(s)は伝達関数のうちゼロを表します。数学的にはゼロは応答がゼロになる特定の点を表します。理論的な観点、また全体のs平面を網羅する（ただし、垂直軸は高調波モードでのみ考慮しここでは扱わない）励起信号を考慮する場合は、ゼロの角周波数s_zが得られるように入力信号をチューニングした時に、出力応答がゼロになるとゼロが自動的に発生します。回路ブロック内で特定のインピーダンスを組み合わせた場合、励起源の存在にかかわらず、信号の伝播と応答は0Vになります。ゼロは分子の根です。これは簡易な数学的抽象化であり、何行にもわたる代数式を記述することなく、検討によって複数のゼロを見つける上で非常に役立ちます。このアプローチの詳細は参考資料[4]に掲載されています。

　分母D(s)は回路の自然な時定数によって形成されます。これらの時定数τ＝RCまたはτ＝L/Rは、励起信号をゼロに設定し、この構成で考慮したコンデンサーまたはインダクターから「見た」抵抗を決定することによって得られます。「見る」とは、コンデンサーまたはインダクターを一時的に取り除き、抵抗計をその場所に配置して、表示された抵抗値を読み取ることを意図しています。実際、これは非常に簡単に実施できます。図3を見ると、信号の注入源があります。これは刺激つまり励起であり、回路の左側にバイアス電圧を供給します。入力信号はメッシュとノードを通じて伝播され、抵抗R₃の両端で観察される応答を形成します。

図3：回路の時定数を決定するには、励起をゼロに設定し、回路から一時的にエネルギー蓄積素子を取り除いた時の抵抗を確認する必要がある （クリックで拡大）

　例示したこの回路の時定数を決定するには、励起をゼロに設定し（0Vの電圧源は短絡、0Aの電流源は開路で置き換える）、コンデンサーを取り除きます。次に、（頭の中で）抵抗計を接続し、コンデンサー端子間の抵抗値を決定します。図4にこれらのステップを示します。

図4：0Vの電圧源を短絡で置き換えた後、コンデンサー端子間の抵抗値を決定する

　図4で演習を行うと、R₄と直列接続されているr_Cを「見る」ことになります。これらの抵抗はR₁とR₂への並列接続であり、いずれもR₃と並列の関係にあります。この回路の時定数は単にRとC₁の積に等しくなります。

　1次システムの極はそのシステムの時定数の逆数であると示すことができます。したがって、次のようになります。

　ここで、s＝0の時この回路の擬似静止ゲインはいくらでしょうか。DC条件では、コンデンサーは開路になりインダクターは短絡になります。この概念を図3の回路に適用して回路を描き直すと図5が得られます。頭の中で、R₄より手前で接続を切断すると、R₁とR₂で形成された抵抗分割回路が得られます。R₂の両端の印加電圧は次の式で表現できます。

　出力抵抗R_thはR₂に並列接続されたR₁です。したがって、全体の伝達関数には、R₄と直列接続されたR_thで構成される抵抗分割回路が関係しており、R₃が負荷になります。このDC分析ではコンデンサーC₁を取り除くので、r_Cは図にありません。したがって、次の式が得られます。

図5：DC分析ではコンデンサーを開路として扱い、この簡単な抵抗構成の伝達関数を計算する （クリックで拡大）